回路・電気・制御設計

仕事内容: 【対象製品群】CMOSイメージセンサ　 【業務カテゴリ】※1～6について分業となりますので、これまでのご経験や得意分野を活かせる業務をご担当頂く予定です。 １．ロジック設計、 ２．ミドルデザイン設計(合成、スタティック・タイミング解析、等価検証、電力解析)、 ３．DFT設計(テスト簡易化)、 ４．インプリ・バックエンド設計(PnR/PV/マニュアル配線、スタティック・タイミング解析、電力解析） ５．テスト評価(テラダインテスターJ750) ６．アナログ設計(LDO/DCDC/DA/AD) ７．検証エンジニア（全体検証環境の仕様/モデル構築、・検証環境仕様書作成 ・検証実作業チップ検証環境の構築と管理、設計支援、検証項目の設計、Linux Verilog-HDL、SystemVerilog、Synopsys-VMM、Verilog-XL,VCS） ●この仕事を通して得られること CMOSイメージセンサは、世界中のスマートフォン、カメラ、産業機器、車に使用されています。 自分の携わっている業務が、日常で手にしているものから、産業機器などと多くの影響を与えていることの手応えを感じることができます。 一つの製品プロジェクトのある工程を任されること、さらに自分の裁量と日程を考慮して進められることで無理なく 自分の手で作り上げたという手ごたえを感じることができます。 また、一度身についたスキルは、製品が変わっても応用が効きます。自分自身のスキルを高め続けていける環境です。 ●【活かせる知識】 EDAツール： ・論理設計 Sypnosys社：HLS,VCS,Verdi　、Cadence社:　NCV　、Mentor社：　ModelSim ・DFT設計： 　　Mentor社 Tessent (TestKompress, BoundaryScan, MemoryBIST, LogicBIST, IJTAGなど) 　　Synopsys社 DFT-Compiler, TetraMAX, ・ミドルデザイン設計： Sypnosys社：DesignCompiler,　Formality,　Primetime,　PTPX ・インプリ・バックエンド設計： 　　　Sypnosys社：ICC/ICC2、Mentor社：Calibre　ANSYS社：RedHawk。

求める人材: ＜必須条件＞※以下いずれかのご経験 １．ロジック設計者：　　　　　　　LSIロジック設計実務経験3年以上 ２．ミドルデザイン設計者：　　　　LSIミドルデザイン設計経験3年以上 ３．DFT設計者：　　　　　　　　　LSIテスト簡易化設計実務経験3年以上 ４．インプリ・バックエンド設計者：LSIインプリ・バックエンド設計経験3年以上 ５．テスト評価設計者：　　　　　　LSIテスト評価実務経験3年以上 ６．アナログ設計者：　　　　　　　LSIアナログ設計実務経験3年以上

神奈川県横浜市港北区新横浜三丁目18番5号 グラビティ株式会社 【交通手段】 アクセス: 小田急線「本厚木」駅より 徒歩約15分

月給41万6667円～58万3333円 給与: ＜想定年収＞500万～700万　■昇給：年1回　■賞与：年2回　■インセンティブ賞与あり（3ヶ月に一度支給） ※あくまでも目安であり、選考を通じて上下する可能性があります。

固定時間制 勤務時間・曜日: 9:00～18:00（休憩時間60分）

【保険制度】 ・雇用保険 ・労災保険 ・健康保険 ・厚生年金

試用期間なし

その他: 雇用形態: 正社員 給与・報酬: 416,667円 - 583,333円 月給 平均所定労働時間（1か月当たり）: 160時間