アナログ半導体回路設計エンジニア(厚木)/125610

仕事内容: 半導体製品におけるロジック・論理回路の設計および開発業務。 スマートデバイスから車載機器、産業用装置まで幅広い分野を支える高度な電子部品および半導体製品の開発を行っています。 デジタル社会の加速や自動運転技術の進展に伴い、高性能で省電力な半導体チップの需要は世界的に高まっています。 今回のポジションでは、半導体製品の心臓部となるロジック・論理回路設計の開発エンジニアを募集します。 仕事内容： ・Verilogを使用したロジック回路および論理回路の設計を行います。 ・半導体チップの仕様検討および詳細設計を推進します。 ・シミュレーションツールを用いた動作検証およびデバッグ業務を担います。 ・FPGA等を用いたプロトタイプ評価や実機検証の対応を行います。 開発環境・言語・ツール情報： Verilog、VHDL、論理合成ツール、シミュレーター 【キーワード】 半導体、ロジック設計、論理回路設計、Verilog、LSI開発、フロントエンド設計、シミュレーション

求める人材: ・VerilogまたはVHDLを用いたロジック・論理回路設計の実務経験をお持ちの方 ・半導体やLSIのフロントエンド開発プロセスに関する知識をお持ちの方

神奈川県厚木市 株式会社フェローシップ 【交通手段】 アクセス: 本厚木駅 (小田急小田原線) 徒歩12分 厚木駅 (JR相模線、小田急小田原線) 徒歩19分 社家駅 (JR相模線) 徒歩34分

月給32万円～50万円

固定時間制 勤務時間・曜日: 勤務曜日：月、火、水、木、金 休暇 ：土、日、祝

休暇・休日: 土,日,祝

【保険制度】 ・雇用保険 ・労災保険 ・健康保険 ・厚生年金

試用期間あり 試用期間：6か月 試用期間中の労働条件：同条件

その他: ・仕様策定やアーキテクチャ設計などの上流工程に携わった経験 ・論理合成やタイミング解析、検証環境の構築スキル 雇用形態: 正社員 給与: 320,000円 - 500,000円 月給 平均所定労働時間（1か月当たり）: 8時間