完全週休2日制のverilog rtlの転職・求人情報

求める人材: 【応募条件】 ・高専卒以上の方 ・電子回路の設計経験およびFPGA経験をお持ちの方

必要な経験・能力等 【必須】■デジタル回路設計経験 【歓迎】■液晶駆動回路設計経験、AI関連の開発経験 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル回路設計経験 【歓迎】■液晶駆動回路設計経験、AI関連の開発経験 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■LSI論理検証(ASIC, SOC, FPGA問わず)の経験 5年以上 ■Verilog-HDL使用経験 5年以上 ■Linux環境での検証経験がある 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Cなどの組込み系プログラミング知識・経験 【歓迎】■RTOS（iTORNなど）経験■マイコン知識■テスト経験 など 【魅力】◎アプリケーションソフトからミドルウェア、ファームウェアドライバ開発まで大規模かつ高機能な組み込み開発に携わることができます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格：

必要な経験・能力等 【必須】■LSI/FPGAの論理設計・検証経験3年以上 ■Linux操作 【歓迎】■SystemVerilog開発、高位合成、ASIC設計、EDAツール使用経験 【魅力・やりがい】 急成長ベンチャーのコアメンバーとして、最先端の半導体開発に上流から関われるのが最大の魅力。残業少なめ、在宅・フレックス活用で自分らしいキャリアを築けます。 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 【必須】なんらかの半導体開発分野のご経験 【仕事の魅力】◆現在多くの企業から案件を得ていますが、全ての案件ではなく社内のエンジニアがスキルアップ、成長できる企業を選定している為大手企業がメインとなります。【当社の想い】◆生涯エンジニアとしてスキルを発揮し、開発に集中できる環境作りを大切にしています◆心身の健康にも配慮し、長く現役で働ける体制を整えております◆一人一人のエンジニア技術が自社ブランドと考え充実した教育環境、制度をご用意！ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】電気設計の経験を有する方 【研修/配属面談体制】■入社から1週間は全体研修→キャリア面談→スキルに応じた技術研修（2週間～約2ヶ月程度）と充実の体制を完備 【豊富な育成・研修制度】講師が話す670口座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回 【働きやすい環境】■平均残業時間:16.3時間 ■有給消化率:80.6％ ■産休取得率:100％ ■中途採用比率:54％ ■部活・同好会:250以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ・C++による高度な開発経験（設計・メモリ管理・最適化）・Python（NumPy/Pandas/Scikit-learn）スキル・CATIA V5・CAA RADEでのCAD自動化経験・B-Rep/NURBS理論理解と実装経験 【歓迎スキル・経験】 ・GNNなど幾何学的深層学習の実装経験（PyTorch/TensorFlow） ・CAE解析を活用したサロゲートモデル構築経験 ・MLOps運用（CI/CD、デプロイ、監視）経験 ・PLMシステムとのAPI連携やクラウド上でのML運用経験 ・Gitによるチーム開発、アジャイル開発経験 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：第一種運転免許普通自動車

必要な経験・能力等 【必須】■データ活用を通じ、なんらかの改善アクションの起案・実行・オペレーション設計に関わった経験 【あると望ましいスキル】■SaaSビジネスにおけるThe Model型のマーケティング・セールスモデルについての理解 ■取り組む課題を組織の上位目標と紐づけて整理できる構造化スキルとビジョンとともに共有できるリーダーシップ。 ■SalesforceやMAツールの運用経験（オペレーションとの整合性をとりながらカスタマイズ提案をした経験） ■事業コンディション把握を目的としたBIダッシュボードの構築スキル 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】●英語または中国語などの語学力 ●半導体や半導体製造装置の営業経験 または 機械に関する技術営業経験 【歓迎】●自動機設計経験 【仕事の魅力】海外顧客比率が高く、世界中のお客様と関わりながら最先端の半導体装置に携われる点が魅力です。単なる技術サポートではなく、仕様提案から課題解決、装置改善まで幅広く関わることで、設計と顧客対応の両方のスキルを高められます。将来的にはフィールドアプリケーションエンジニアと呼ばれる弊社技術営業部門の責任者として組織をリードするキャリアも目指せる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGAを用いた論理回路設計の実務経験 ■Verilog-HDL、SystemVerilog、VHDLいずれかの使用経験 ■基本設計～検証まで一連の開発経験 【歓迎】■民生機器または組込み機器向け開発経験 ■ModelSim、Vivado、Quartus PrimeなどEDAツールの使用経験 ■ロジック検証やデバッグの豊富な経験 ■設計レビューや仕様調整の経験 【求める人物像】■これまで培った技術を活かし、長期的に技術者として現場で活躍したい方 ■主体的に課題解決や改善提案ができる方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■無線システム技術（アンテナ、信号処理など）または衛星測位技術の知識がある方 【歓迎】■RTKLIB、CLASLIB、PocketSDR、GNSSシミュレータなどの使用経験のある方 ■無線工学、ソフトウェア工学、組込ソフトウェア技術、組込システム技術■ロボット工学、自動制御、計測、電気設計の知識のある方■Python、Matlab/Simulink等のツールによるシミュレーションの経験をお持ちの方■英語の技術書や論文の読解、英会話、英語によるテクニカルライティングの経験のある方 【使用言語、環境、ツール】■使用言語：Python、C、MATLAB、Verilog等■環境ツール：MATLAB/Simulink、RTKLIB等 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 【必須】■学生時代に電気・電子を専攻されていた方 ■電気設計（アナログ回路、デジタル回路、電源回路いずれか）の経験がある方 【歓迎】 ・高電圧回路の設計経験（コッククロフト・ウォルトン回路など） ・定電流回路の設計経験 ・FPGA RTLコーディング経験 ・Creo 3DCAD経験 ・英語力（目安：TOEIC500点以上） 学歴・資格 学歴：大学院 大学 語学力： 資格：

必要な経験・能力等 【必須】下記を2つ以上お持ちの方 ●ERP導入、運用経験 ●プログラミングの基礎知識（言語は不問） ●SQLスキル（Oracle、SQL Server、PostgreSQLなど） ●要件定義・ドキュメント作成能力 【仕事の魅力】ERP刷新という全社変革プロジェクトの中心メンバーとして、業務改革とIT基盤構築の両方に関われる点が魅力です。AIやBI、DWH（データウェアハウス）、API連携など最新技術を活用しながら、会社全体の業務効率化や意思決定高度化を推進できます。各部門を横断して課題解決を行うため、システム知識だけでなく業務改革力や企画力も高められる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■MS365PowerPlatform開発経験が2年以上 ■開発経験2年以上でMS365に興味がある方 【歓迎】■Webアプリケーションの開発経験（JavaScript等） 【魅力】1973年設立以来50年以上、無借金・黒字経営を継続。社歴に関わらず、主体的に手を挙げる挑戦を組織で支える風土があります。案件は稼働状況やスキル、中長期のキャリアを踏まえて組織的にアサイン。年間休日125日、有給取得率77.5%、リモートワークも可能。メンター制度、技術研修・勉強会、資格取得支援も整い、安定基盤のもとPL・PMまたはスペシャリストとして長期的にも専門性を磨けます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】●金型設計のご経験 【歓迎】●3DCADを用いた設計経験 ●ビジネス英語・中国語力(海外子会社の指導や製作品確認時に活かせます) 【仕事の魅力】生成AI向けをはじめとする最先端半導体の製造を支える超精密金型の設計に携われる点が魅力です。お客様ごとに異なる要求に応じたオーダーメード設計が多く、設計者として高い専門性を磨けます。構想検討から成形評価、工場での立上げまで一貫して関われるため、自らのアイデアが形となり実際に稼働する達成感を味わえる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：第一種運転免許普通自動車

必要な経験・能力等 現役での活躍を目指す方を応援！ 【必須】・LinuxのCUIオペレーション ・Verilog-HDL設計、検証業務を行ったことがある 【歓迎】・DFT（Design For Test）業務のご経験 【当社の強み】当社は初代社長が大手メーカーから独立し、設立。人の繋がりを活かし、ノウハウを蓄積し、業績を伸ばしています。顧客は大手デバイスメーカーや家電メーカーが主要顧客であり、大手電機メーカーの商品に搭載するシステムLSIの開発を行っています。これまでの経験を業務に活かすことはもちろん、育成などやりがいをもって活躍いただけるポジションです。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■仕様検討、電子回路設計の経験(ツール、デジアナ問わず) ■電気CAD、CR-8000、5000、Verilog等 【尚可】■プレイングマネージャーの経験 ■案件を引っ張る営業力 【当社について】年間休日123日/有休消化率72%/平均残業時間20h/申請があれば産休育休は100%の取得可能です。エンジニアの中でも組織があり、一人一人のエンジニアが働きやすい仕組み作りを日々行っています。社内で有志を募り、鳥人間コンテストにも「Flower’s factory」というチームで参加実績ございます。 https://www.ostech-online-magazine.com/blog/20220404_1/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル回路設計経験 【歓迎】■液晶駆動回路設計経験、AI関連の開発経験 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ロジック回路設計経験 【歓迎】■RTL設計(Verilog,VHDL等)経験、EDAツール(DesignCompiler,PrimeTime等)の使用経験 【歓迎】開発の主担当者として責任を持ち業務に取り組んで頂ける方、周囲とコミュニケーションとりながら業務を進めて頂ける方を募集。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】●C、C#、HALCON、3次元検査のいずれかの経験もしくはWindowsまたはLinuxアプリケーション開発経験 ●光学系・カメラ・照明に関する知識 【歓迎】●半導体製造装置業界経験 ●ネットワーク関連知識 ●SQL経験 ●Qt開発経験 ●モーション制御経験 ●AI・画像認識関連開発経験 【仕事の魅力】半導体製造装置の中核となる画像処理技術の開発に携われる点が魅力です。DXやAIを活用した付加価値アプリケーション開発にも挑戦できるため、画像処理・マシンビジョン分野の専門性を高めながら成長できる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 ★第二新卒歓迎★【必須】モデルベース開発、MathWorks製品（MATLAB/Simulink）使用経験、dSPACE製品使用経験が半年以上ある方 【研修/配属面談体制】■入社から1週間は全体研修→キャリア面談→スキルに応じた技術研修（2週間～約2ヶ月程度）と充実の体制を完備 【豊富な育成・研修制度】講師が話す670口座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回 【働きやすい環境】■平均残業時間:16.3時間 ■有給消化率:80.6％ ■産休取得率:100％ ■中途採用比率:54％ ■部活・同好会:250以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■主体的に学び、改善提案ができる方■Verilog HDLでの開発、検証経験 【歓迎】■UVM環境構築経験、CPU動作知識 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■モデルベース開発、MathWorks製品（MATLAB/Simulink）使用経験、dSPACE製品使用経験が10年以上ある方 【歓迎】■マネージャーもしくはリーダーの経験がある方 【研修/配属面談体制】■入社から1週間は全体研修→キャリア面談→スキルに応じた技術研修（2週間～約2ヶ月程度）と充実の体制を完備 【豊富な育成・研修制度】講師が話す670口座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回 【働きやすい環境】■平均残業時間:16.3時間 ■有給消化率:80.6％ ■産休取得率:100％ ■中途採用比率:54％ ■部活・同好会:250以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】●SoCの一貫した開発経験 ●SoC、LSI、ASICの要求仕様の作成経験 ●ハードウェア言語（Verilog、VHDL、システムC）を用いた論理回路設計 【Hondaの半導体開発】従来Hondaでは、AIを実行するロジック半導体を協力会社・サプライヤーからの調達に依存しておりました。次世代電動車の価値を高めていくために，ロジック半導体の手の内化が必要であり，ソフトウェアであるAIとハードウェアであるロジック半導体の協調最適化を目指しております。勤務地である栃木の研究所には、評価ラボがあり、実際の車を見ながら車載開発に取り組むメンバーと研究開発を進められます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■RTL設計経験（Verilog/VHDL）■CMOSイメージセンサや半導体関連の知識 【尚可】■検証環境構築やシミュレーションツールの使用経験 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】モデルベース開発、MathWorks製品（MATLAB/Simulink）使用経験、dSPACE製品使用経験が５年以上ある方 【研修/配属面談体制】■入社から1週間は全体研修→キャリア面談→スキルに応じた技術研修（2週間～約2ヶ月程度）と充実の体制を完備 【豊富な育成・研修制度】講師が話す670口座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回 【働きやすい環境】■平均残業時間:16.3時間 ■有給消化率:80.6％ ■産休取得率:100％ ■中途採用比率:54％ ■部活・同好会:250以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】■FPGAの検証または設計 ■電気回路設計 ■Verirog－HDLまたはVHDLの操作経験 【ポイント】 ・経験や習熟度に合わせて、少しずつお任せします ・最先端分野や、超高性能が求められる領域で不可欠な存在！ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog HDL による回路設計・検証の実務経験 【歓迎】■FPGA（Xilinx／Intel）での実機評価経験 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】HDL（Verilog／SystemVerilog等）による回路設計に関する知識または経験 ★FPGAの経験が浅い方も歓迎。、育成前提で幅広く選考します。 【ポジションの魅力】 私たちは半導体業界のトッププレイヤーとして、世界最先端の試験装置開発に取り組んでいます。半導体テスタの心臓部となる制御回路を担い、仕様策定から設計・検証・評価まで一気通貫で関われるポジションです。FPGA設計に加え、システムバスや組込みソフトまで領域を広げられ、製品性能向上に直結する手応えを実感できます。 学歴・資格 学歴：大学院 大学 高専 語学力：英語 資格：

必要な経験・能力等 【必須】 ■チームワーク/協調性スキルレベル：レベル２：良好な関係を築け良い影響を与えている ■コミュニケーションスキル（理解力）：レベル２：質問の意図が理解できる ■コミュニケーションスキル（伝達力）：レベル２：お客様や上長などに、適切な言葉使いができる ■コミュニケーションスキル（折衝/交渉力）：レベル２：自分の考えや要求の返答について言語化、可視化できる ジョブに求められる役割：能動・非定型業務タイプ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■LSIまたは電子回路設計経験 ■Verilog HDLまたはVHDLによる開発経験 ■回路シミュレータを用いた評価経験 ■電子計測機器を用いた評価経験 【魅力】 設計した回路が試作を経て量産化されるまで見届けることができるため、開発者として大きな達成感を得られます。回路設計だけに留まらず、評価・解析・量産支援まで経験できるため、半導体エンジニアとしての市場価値を高められる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■LSIに関する設計・開発経験（アナログ/デジタルは問いません） 【歓迎】■アナログ：高周波・RF/電源/センサー等のアナログ製品開発経験のある方 ■デジタル：SystemVerilog,UVM等を用いたランダム検証について秀でたスキルを保有している方【当社の魅力】当社はTSMCの「VCAパートナー」に、日本企業で唯一認定されており世界最先端の製造プロセスやIP（回路資産）を活用した超微細・最先端のLSI設計に挑戦できる環境があります。 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 【必須】■Cなどの組込み系プログラミング知識・経験 【歓迎】■RTOS（iTORNなど）経験■マイコン知識■テスト経験 など 【魅力】◎アプリケーションソフトからミドルウェア、ファームウェアドライバ開発まで大規模かつ高機能な組み込み開発に携わることができます 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格：

必要な経験・能力等 【必須】 ■10G-EPONシステム関連の実務経験■OLTまたはONU関連の開発経験■通信／LSI開発領域での実務経験5年以上 【歓迎】 ・LSI／ASICのRTL設計・検証経験 ・通信機器やLSIの実機評価・不具合解析経験 ・顧客向け技術サポート、技術問い合わせ対応経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ソフトウェアまたはハードウェア開発経験 あなたの豊富な経験を、社会貢献性の高い分野で活かせます。 日本のトップエンジニアとして、さらなる高みを目指しませんか？ 【当社の魅力】 受託開発は行わず独自技術にてロイヤリティ収入を得ています。自己資本比率95.7%という盤石な経営基盤を確立。自動車、医療、AIなど成長分野のプロジェクトが豊富です。安定した環境で、あなたのLSI設計スキルを活かし社会に貢献するやりがいを実感できます。勤務地は五反田・金沢・神戸から選択可能です。 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 ・生成AIやLLM、AIエージェントを活用したソリューション開発経験 ・プロンプトエンジニアリング、生成AIチャットボット、RAG、AIエージェント、MCP 等の開発スキル ・事業部門やビジネスサイドのステークホルダーとの直接対話を通じて、課題発見からソリューション提案・実装までを一気通貫で行った経験 ・AWS / GCP / Azure などのクラウド利用経験 【魅力】プロダクト立ち上げの裁量が大きく、経営層とも近い距離でフィードバックを得ながら、ビジネス理解と高度な技術専門性を同時に磨けます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■ASIC、LSI、SoC、FPGA等のロジック設計またはロジック検証の実務経験 ■非同期検証の実務経験 【歓迎】 ・既存RTLの回路仕様・動作解析、設計意図の理解経験 ・RTLの機能追加・改修、設計実装経験 ・検証計画／検証項目の立案経験 ・テストベンチ等の検証環境構築経験 ・検証結果の妥当性評価、不具合解析、原因切り分け経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■LSIテスタ：ADVANTEST V93000（Smartest8）でのプログラム開発経験がある（半年以上） ■ロジック製品のテスト・評価経験 ■言語スキル：C++、JAVAが使える方（使った経験がある方） 【歓迎】 ■LSIテスト環境・工場展開・立上げ経験がある方 ■パタン作成のためVerilog環境による検証実行ができる ■Linux環境での作業経験 【就業環境】水曜日はNo残業デー♪ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■HDL（Verilog HDL、SystemVerilog、または VHDL）を用いたデジタル回路・RTL設計の実務経験 ■論理シミュレータを用いた機能検証・テストベンチ作成の実務経験 ■LSI、SoC、または FPGA の設計・開発プロセスに関する基本的知識 【歓迎】 ■LSIのテープアウト（実用化・量産化）までの一連の開発経験 ■UVM（Universal Verification Methodology）等の検証フレームワークを用いた検証環境の構築経験 ■論理合成ツール（Synopsys Design Compiler等）や静的タイミング解析（STA）ツールの使用経験 ■車載品質規格（ISO 26262機能安全など）に配慮したLSI設計・検証の経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】SystemVerilog使用経験、RTL設計/検証経験、C言語等のプログラム知識 【当社の魅力】1.顧客基盤の盤石性:ただ案件数が多いだけでなく、国が投資する最先端分野に注力した案件を多数保有していることから 「景気に左右されず予算が投じられる安定性」と「技術の成長性」を併せ持っている企業です。2．製造業の激動期でも活躍可能な力が身につく:メーカーでは「製品軸」でキャリアを積むのに対し当社では「技術軸」でキャリアを積むため、所属業界の先行きが不安でも時代に合わせて活躍できる力を培えます。「どこに行っても通用する」力を身につけることで変化の多いこの時代での安定を手に入れることができます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■SoC/LSI論理設計の実務経験(3年以上) ■Verilog-HDL, SystemVerilogを使った設計／検証経験 ■スクリプト言語を使用した開発環境整備 【歓迎】 □SoC開発における論理設計以外の経験(論理検証経験,EDA/IPベンダとの渉外対応経験,Pakage検討経験等) □英語力(TOEIC 550点以上相当) □AMBA規格の知識 □JEDEC DDR/LPDDR規格の知見 □PCI-SIG PCIe規格の知見 キーワード SoC開発、SoC HW設計、HW設計、LSI開発、論理設計、RTL、System Verilog、DRAM、PCIe 学歴・資格 学歴：大学院 大学 語学力： 資格：

必要な経験・能力等 【必須】■ＦＰＧＡ論理回路設計経験（１年以上） ■ＦＰＧＡ開発環境の使用経験 ■基本的な電気設計の知識■実機・計測器を用いたデバッグ経験 【尚可】■半導体検査装置またはテスタの実務経験■高速インターフェース知識 【求める人物像】経験の浅い社員とともに熟練社員から積極的に学び、技術継承を推進できる方を求めています。 【当社の強み】２０２４年の賞与実績は７．４２ヶ月分と業界トップクラス。 【働き方】年間休日１２２日（土日祝休み）で、プロジェクトリーダーやスペシャリストとして長期的にキャリア形成が可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■電気電子の全般的知識 ■ツールに関する知識 【活かせる知識】 ■電気回路/電子回路（直流・交流回路/アナログ/デジタル） ■電子回路（増幅回路/アンプ/フィルタ） ■ツール（VHDL/Verilog/Spice） ■システム設計/検証 ■論理/回路設計/検証 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■半導体の知識 ■バックエンドを中心としたEDAツール(Synthesis, P＆R, DRC, LVS, EXT, STA, DFT 等)の利用経験と知識 ■フィジカルデータの知識 (GDSII, OASIS, LEF/DEF 等) 【歓迎】■半導体の故障解析の経験 ■レイアウトデザインの経験 (STDセル, マクロブロック, チップ 等) ■ネットリストの知識 (LEF/DEF, Verilog, Spice 等) ■回路設計の知識 (回路設計, 物理設計, Spiceシミュレーション 等) ■スクリプト言語の使用経験(Python, Perl, shell等) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】■ASIC開発に限らず、SoC/LSI/カスタムIC/汎用IC/FPGAの設計、検証経験■ASIC/SoC/LSI/カスタムIC/汎用IC/FPGAの開発プロジェクトのマネジメント経験 ■アルゴリズム・各種画像処理IP開発・設計・論理検証 【歓迎】■コンシューマー製品搭載のASIC開発経験■HW開発言語（RTL、高位合成）での機能ブロックの設計経験■検証ツール(Synopsys, Cadence系)を活用した機能ブロックの解析経験■画像処理システムの開発経験■5名以上の体制でのリーダーポジションとして、複数機能が連携したシステムの開発経験■業務委託先のQCD管理の実行経験■英語スキル 学歴・資格 学歴：大学院 大学 語学力： 資格：

必要な経験・能力等 【必須】■電気回路設計経験、Virtuoso 【やりがい】組み込み開発の一連の経験を積むことが出来ます。今後開発拡大が見込まれる次世代スマートメーターの新規開発業務に従事していただけます。 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ビジネス要件と技術要件を理解し、体験フローやUIとして具現化した経験■Adobe XD、Figmaを使った実用的なUI/UXプロトタイプ制作経験■Adobe製品を使ったビジュアル制作経験 ■UIデザイン作成、およびデザインシステムのコンポーネント適用に関する専門知識・経験■HTML/CSSやJavaScriptを使ったウェブサイト制作経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■アナログ・デジタル回路設計経験■FPGAを用いた基板設計経験 【歓迎】■SystemVerilog■C言語での開発経験 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】●VerilogHDL（３年以上） RTLレベルでの設計・実装経験、テストベンチ設計、デジタル設計基礎知識、ソフトウェア・スクリプティング ≪魅力≫■自身で設計/開発したものがプロダクトとして世に出る。技術によっては特許出願のサポートも得られる環境。■プロダクト化する場合はプロダクトマネージャーを行うことも可能。広報部門等と調整し外部メディアの発信も可能。 ≪事例≫●放送業界向け製品を作成時、研究開発の内容について特許を出願し、日本/EU圏/アメリカで特許取得。●関東発明協会で発明奨励賞を受賞(当社では研究開発に対する報奨制度も有)。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 語学力： 資格：

必要な経験・能力等 【必須】論理回路設計経験 【歓迎】マネジメント力 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【MUST】■Verilogを使用したロジック設計検証の経験■測定向けテストパターン(WGL等)作成経験 【WANT】 ■ExcelVBAによるExcelのマクロ作成、あるいは、Python を使用したデータ処理プログラミング ■実機評価環境を使用した評価、デバッグ経験 ■LSI Tester のオペレーション経験 ■英語のドキュメント作成経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■LSI論理検証(ASIC, SOC, FPGA問わず)の経験 5年以上 ■Verilog-HDL使用経験 5年以上 ■Linux環境での検証経験がある 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■電気設計のご経験3年以上 使用ツール：オシロスコープ/デジタルアナライザ/LSIテスタ /HDL/VHDL/spice3f/ngspice/HSPICE/PSpice/LTSpice 等 ★経験者歓迎 CAD：CR-8000、CR-5000、Capital、OrCAD、AutoCAD Electrical、各種EDAツール、三菱シーケンサ、オムロンPLCなど シミュレーション：PSpice、HSPICE、LTspice、Verilog ハードウェア記述言語：VHDL、VerilogHDL、System C 測定機器：オシロスコープ、ロジックアナライザ、スペクトラムアナライザ デバイス：FPGA、CPLD、マイコン、CCD/CMOS 制御/プログラミングツール：三菱シーケンサ、オムロンPLCなど 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】電気・電子、情報工学又は機械・精密工学の知識 【歓迎】回路設計や評価、センサー周辺の業務経験 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■工程設計プロセス、製造プロセスに関する実務経験 【歓迎】■FPGA設計・開発経験 ■VHDLまたはVerilogによる開発経験 〔働き方データ〕■年間休日120日以上■平均残業時間20h/月(1分単位の時間外手当支給) ■平均有給取得率78% ■家族/単身赴任手当(一律5万円/月) ■借上寮制度・家賃50%補助(上限3万円)・初期費用会社負担・引越し費用全額会社負担(規定有) ■社員平均年齢32.6歳 ■キャリアサポート制度充実(キャリアアドバイザー制度等) ■取引社数 約3,800社 ■研修数 300種類 ■全国 54拠点 ■稼働率 96.2%(2023年実績) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル回路設計、論理回路設計、FPGA設計のいずれかの経験がある方 【歓迎】■Verilog-HDL、VHDLを用いたRTL設計 ■FPGAの設計、開発、機能追加 ■論理回路、ロジック設計 ■シミュレーション、機能検証 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■SOC RTL検証経験/8年以上 ■RTL検証/機能検証/フォーマル検証/カバレッジ分析 ■テストベンチアーキテクチャ設計 ■言語/ツール:SystemVerilog,UVM,C/C++,Python,Shell,RTL simulator ほか 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力：英語 資格：

必要な経験・能力等 【必須】■半導体ミドルエンド設計経験者（経験：3年以上） ※上記ミドルエンド設計業務を経験している者 ■論理合成／DFT、LSI開発フローの知識及び設計経験 ■半導体設計基礎知識（論理／物理） ■英語力（仕様書／マニュアルの読解／メールでのやりとり） ■プログラミング（UNIX/Python/TCL/Perl/etc） 学歴・資格 学歴：大学院 大学 高専 語学力：英語 資格：

必要な経験・能力等 【必須】■FPGA合成・インプリの実務経験をお持ちの方 ■XILINX開発ツール（VIVADO）の使用経験をお持ちの方 ■RTL設計またはRTL検証の実務経験をお持ちの方 【歓迎】■周囲メンバーと協調的に動ける方を歓迎します！（4、5名のチームで案件対応を行うため） 【働き方】配属先によって多少前後しますが全社月平均では20h程度になります。また、年休120日程度や充実した教育制度など働きやすい環境を整えております。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル又はアナログ設計もしくは評価の経験 ■次のいずれかの使用経験：VerilogHDL,SystemVerilog,NC-Verilog, VCS,DesignCompiler,DFT,PrimeTime,Quatus,Vivado,Virtuoso,Calibre,Spice,Perl,Tcl等 【魅力】◎LSIデジタル・アナログ設計を、経験と適性に合わせてお任せします。CMOSイメージセンサーや車載デバイスなど、最先端開発分野でスキルアップ出来ます！ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■アナログ・デジタル回路設計経験、FPGAを用いた基板設計経験 【歓迎】■SystemVerilog、C言語での開発経験 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル論理回路設計 4年以上（特に映像入出力系の開発経験があれば尚可）■Verilog-HDLでの開発経験 ■英語の規格書や設計情報を確認できる英語レベル 【歓迎】■プロジェクトリーダー経験（少人数でも可） ■Automotive SPICEなど車載品質設計業務経験 ■FPGAを用いた設計開発経験 ■映像アルゴリズムの知識■機能安全/セキュリティの知識 ■組み込みソフトウェアの知識 【求める人物像】■コミュニケーションが苦手でない方 ■論理的に物事を考えられる方 【働き方】■フルフレックス制、リモートワーク可、年間休日127日、副業も可能と柔軟な働き方を実現できる社風です！ 学歴・資格 学歴：大学院 大学 高専 語学力：英語 資格：

必要な経験・能力等 【必須】■LSI開発の経験 【当社の魅力】1.顧客基盤の盤石性：ただ案件数が多いだけでなく、国が投資する最先端分野に注力した案件を多数保有していることから 「景気に左右されず予算が投じられる安定性」と「技術の成長性」を併せ持っている企業です。 2.製造業の激動期でも活躍可能な力が身につく：メーカーでは「製品軸」でキャリアを積むのに対し当社では「技術軸」でキャリアを積むため、所属業界の先行きが不安でも時代に合わせて活躍できる力を培えます。「どこに行っても通用する」力を身に着けることで変化の多いこの時代での安定を手に入れることができます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■学生時代に電気・電子を専攻されていた方 ■電気系設計のおおむね2年以上の実務経験をお持ちの方（デジタル/アナログ回路他） 【歓迎】■半導体業界の製造・評価装置の設計開発のご経験(安全性設計、SEMI規格、IEC規格に精通している方)■高電圧回路の設計経験(コッククロフト・ウォルトン回路など)■定電流回路の設計経験■FPGA RTLコーディング経験■Creo 3DCAD経験■英語力（目安：TOEIC500点以上） ■電気設計の基礎知識をお持ちの方（デジタル/アナログ/FPGA/電源回路/EMC/基板/電装/ハーネス/高周波/インピーダンス整合/センサ回路設計等） 学歴・資格 学歴：大学院 大学 語学力： 資格：

必要な経験・能力等 【必須スキル】 ■LSI検証向け HWエミュレータ(Palladium/ZeBu、他)の実務経験がある事（1年以上） ■HWエミュレータ環境構築に必要な基礎スキル(RTL設計検証スキル)】 【キャリアパス】 設計、試験評価業務のご経験を活かしたキャリアは下記が挙げられます。 「モノづくり」において、どの業界にも需要があり将来性もある業務のため、安定して働くことができ、スペシャリストとしてスキルアップも目指せます。難易度の高いプロジェクトで経験を積み、現場で重宝されるエンジニアになりませんか。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】オシロスコープなどの測定器の操作経験 【歓迎】C#またはRTL、FPGAでの開発経験 アナログ・ロジック両方を開発しており、開発から顧客サポートまで一貫した業務が経験できる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGA回路設計または基板回路設計の実務経験 【尚可】■Verilog/SystemVerilogでの設計経験■Linux環境での開発経験 ■C言語、Python等での簡単なプログラム作成スキル 【求める人物像】新しい技術や知識を積極的に学び、チーム内に共有して共に技術を高め合える協調性のある方を歓迎します。 【働き方】月平均残業時間は10時間程度と少なく、年間休日は125日（完全週休2日制）のため、プライベートと仕事を両立しながら、腰を据えて長期的にキャリアを築ける環境です。 【当社の強み】1975年の設立以来、多角的な事業を展開し、強固な経営基盤を確立しています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】以下のいずれかの分野について、大学・大学院、企業または研究機関等で研究・開発に取り組んだ経験を有する方 ■FPGA、RTL ■デジタル回路 ■SoC、プロセッサアーキテクチャ ■組込みソフトウェア ■リアルタイムシステム ■高性能処理、低遅延処理 ■通信機器・通信システム ■計測・高精度測定 ※時刻同期、PTP、NTP等の経験は必要ありません。 【歓迎】■FPGAやデジタル回路の開発に深く取り組んだ経験 ■Verilog、VHDL等を用いたRTL設計経験 ■リアルタイム処理、高性能処理、低遅延システムの開発経験 ■性能/消費資源/遅延等のトレードオフを検討した経験 ■アーキテクチャや実現方式の検討段階から携わった経験 学歴・資格 学歴：大学院 大学 高専 専修学校 語学力： 資格：

必要な経験・能力等 【必須】・デジタルかアナログ回路の設計経験者 ・コミュニケーションスキルが高い方 【尚可】ソフトの知見がある 【魅力】業界首位の売上規模を誇るテクノプロＧの中でも、最も多くの拠点網と取引規模を持つ『テクノプロ・デザイン社』での採用です。 市場価値や技術力UPに繋がる上流案件が約7割を占め、請負/コンサル案件も充実。 ★取引会社数はなんと857社。業界TOPクラスの取引社数、プロジェクト数を誇るからこそ、希望勤務地を考慮した配属が可能。上流案件は約7割です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■RTLなどFPGA関連の言語経験 【歓迎】■通信機器の設計経験、FPGAの経験 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】■理系学部・学科の出身であること ■デジタル回路に関する基礎知識、Excelによる表作成やデータ整理経験 ■自身で考えて自主的に行動できる自律性と成長意欲 【歓迎条件】 ■HDL言語(Verilog, VHDL) やプログラミング言語(C/C++,Pythonなど)を用いたソースコードの記述経験 ■オシロスコープ等測定器の使用経験 ■簡単な英文の理解、他者への指導経験(院卒歓迎) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：