FPGA設計検証エンジニア

仕事内容 ■業務内容 FPGA開発における「上流から下流まで」の プロセスをトータルにお任せします。 ・FPGA設計・RTL開発： 仕様に基づいたRTL設計およびロジックの 最適化。 ・検証（シミュレーション） 論理シミュレーションによる動作検証 およびデバッグ。 ・インプリメンテーション 合成/配置配線(P&R)/タイミング解析と 制約調整。 ・実機評価 システムボードを用いた動作確認・ デバッグ・性能評価。 ★ここがポイント！★ 【技術追求】 Vivadoをフル活用し、RTL設計からインプリ 実機評価まで幅広く担当。 エンジニアとしての総合力が磨かれます。 【先端デバイス】 Zynq UltraScale+やVersal、100Gbpsイー サネットなどハイエンドな技術に触れるチャ ンスが豊富。 【環境・待遇】 川崎駅からのアクセスも良く、 月残業25h程度。 高年収帯で安定して長期稼働いただけます。

求めている人材 ■ 必須スキル（求める経験） 即戦力として、以下のツール操作や知識を お持ちの方を求めています。 ・FPGA開発経験 FPGAの論理合成やインプリメンテーショ ンの実務経験（1年以上） ・使用ツール Xilinx（AMD）の開発環境「Vivado」 ・設計スキル Verilog-HDLやVHDLを用いたRTL設計・ 検証の実務経験（1年以上） ■ 歓迎スキル ・SoC開発 Zynq UltraScale+等のMPSoCを搭載した ファームウェアの開発経験 ・高速通信 100GbpsイーサネットやUDP-IPの実装、 IBERTを使った高速信号評価経験 ・評価環境 ZCUシリーズやVersalシリーズなどの 評価ボードを使用した実機検証経験 ・ドキュメント 各種仕様書（設計・実装・検証）や 項目書の作成スキル

212-0001神奈川県川崎市幸区小向東芝町 テクノヒューマンパワー株式会社　技術事業部 【交通手段】 交通・アクセス 川崎駅 バス10分

月給52万5532円～64万2313円 給与詳細 ※基本給・固定残業代の総額 基本給：月給 45万円 〜 55万円 固定残業代：あり 1ヶ月あたり7万5532円 〜 9万2313円（固定残業時間：1ヶ月あたり25時間） 固定残業時間を超えた勤務時間については別途残業代を支給する 【一律手当】 全員に一律で支払われる通勤・皆勤・家族手当金額：なし 全員に一律で支払われるその他手当金額：なし 【給与例】 給与例 月 給 440,000円～550,000円 想定年収 5,400,000円～6,600,000円

固定時間制 勤務時間詳細 実働時間：1日あたり7時間45分 平均勤務日数：1ヶ月あたり20日 勤務時間 8:30～17:15 休憩時間 45分 月残業 25時間程度

休日休暇 ◇ 年間休日120日以上 ◇ 夏季休暇 ◇ 年末年始休暇 ◇ ゴールデンウイーク休暇

【保険制度】 ・雇用保険 ・労災保険 ・健康保険 ・厚生年金 待遇・福利厚生 【福利厚生】 ・社会保険完備 ・交通費支給あり ・ミニボーナス支給あり（年2回） ・昇給あり（年1回） ・キャリアアップ教育の一環としてeラーニング受講可能

試用期間なし

• 60代も応募可
• 年間休日120日以上
• 職場見学可
• 経験者歓迎
• 交通費支給
• 土日祝休み
• 固定給35万円以上