製品開発、大量募集、300万円以上の転職・求人情報

資格・経験 【必須】●ＡutoＣADの使用経験がある方 ●機械設計の経験がある方歓迎 ●学歴・資格不問 ◎男女活躍中

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・高等専門学校卒・大学卒 ・電気・電子・機械を学んだ方 ・国産半導体復活への強い思い ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上 ・直近3年以内で半導体企業勤務 ・直近3年以内で装置メーカー勤務 ・半導体業界への興味がある方 ・自ら考え意見を出し業務遂行できる方 ・ルールがない環境を楽しめる方 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体事業における ビジネスプロセス開発 あるいはシステム開発経験 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ グローバル事業経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ アーキテクチャ設計、論理設計を含む フロントエンド設計フローの理解と 関連するEDAの知識または設計経験 ✬【サポート範疇】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ Raads.Generatorおよび Raads.Predictorのサポート 仕様からPhysical prototype / RTL valiationまで ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ RTL合成からP＆R設計の経験 またはこれらツールのサポート経験 特にディジタル設計にて生じる課題、 問題に対して分析、解析を行い、 解決策を導出するメソドロジについての 知識及び経験がある方 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 大卒以上の実務・研究等の経験3年以上 または大学院博士課程修了以上（見込含む） ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ PDK、カスタム設計フローに関する深い知識 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 各種PDK開発,カスタム設計フロー開発 デザインルール検討および策定, 物理検証手法検討,アナログ回路設計 プログラム開発(Skill/Python/Perl/Tcl等) ✬【使用ツール】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ Virtuoso, Spectre, Voltus-Fi, Pegasus, Quantus, Custom Compiler, HSPICE, ICV, StarRC等 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・いずれか】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・MOSFET開発経験2年以上 ・パラメトリックテスター電気特性測定 ・要素信頼性または製品信頼性評価の経験 ・解析ソフトでのデータ分析、解析経験 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・CMOS技術開発経験がある方 ・測定テストプログラミングの経験 ・Python、JMP、Spotfireの使用経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 大卒以上の実務・研究等の経験3年以上 または大学院博士課程修了以上（見込含む） ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 回路設計(Layout) ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ アナログ回路設計(ハードマクロ設計)、 レイアウト設計、 ライブラリ作成(.v、LEF、.libなど) 先端プロセスの使用経験(28nm以降) スクリプト言語の使用経験 (Python, TCL, shell, SKILLなど) ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・フロントエンドプロセス開発・研究経験 ・組織マネジメント経験 ✬【プロセス開発範疇・以下複数】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセスインテグレーション・要素プロセス ・シリコンウェハー洗浄工程 ・イオン注入 ・熱処理工程 ・リソグラフィ ・パターン形成・転写 ・エッチング工程・成膜工程 ・TEGレイアウト設計 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 以下いずれかのご経験 ・パラメトリックテスタでの計測経験 ・オートプローバーの運用経験 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験者（3年以上） または大学院（博士課程）修了以上 ✬【歓迎条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・テスターのアルゴリズム開発経験 ・半導体デバイス知識 ✬【語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上もしくは同等の英語力 ・JLPTでN3もしくは同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ロジックテスタ、ウエハプローバー、 パッケージハンドラの運用経験 ✬【語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・JLPTでN3もしくは同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 大卒以上の実務・研究等の経験3年以上 または大学院博士課程修了以上（見込含む） 半導体プロセスに関する幅広い知識 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ プロセス開発用テストチップ作業経験 PDKと設計フロー全般に関する知識 デザイン後の処理ステップを含む テープアウトフローに関する知識 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ Cadence virtuoso等の EDA設計ツール使用経験 メトロロジー測定パターンの概念 高いコミュニケーション能力 豊富なプロジェクト管理経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 以下いずれかの経験 ・システムレベルテスト運用経験 ・システムレベルテスト装置開発経験 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験（3年以上） または大学院（博士課程）修了以上 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・英語力（読み書き） ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ RTL合成からP＆R設計の経験 またはこれらツールのサポート経験 特にタイミングを含めた Design closureフローとそれを用いた PPA(Performance Power Area)の 改善メソドロジについての知識及び経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体業界でのリソグラフィ 工程開発・改善経験。 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ データ解析スキル （Excel, JMP, Pythonの解析ツール経験） ✬【応募条件3】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・英語力（読み書き） ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 大卒以上の実務・研究等の経験3年以上 または大学院博士課程修了以上（見込含む） ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ Re-targeting, KERF(Frame Generation), Fillに関する深い知識 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体プロセス/プロセスの前提条件 プロセスデザインルール/物理レイアウトの 基本的な理解がある方 ✬【使用ツール】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ICV, Calibre, Virtuoso,Mask Compose, ICVWB, Design Review, Hot Scope等 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ アドバンスドノード物理レイアウト理解力 Linux オペレーティング システムや 複数言語でのプログラミング (例: Python、bash、groovy) の EDA環境理解設計レイアウト操作 スクリプトの開発経験 Dummy Fill、ブール演算、カラー処理、 デザインのリターゲットなど、 物理レイアウトのデザイン後の データ処理ステップについての基本的な理解 Cadence Virtuoso、Synopsys ICVWB または同様のツールなどの VLSI EDA ツール使用経験。 ソフトウェア エンジニアリング自動化 およびスクリプト作成の経験 (例・Linux プラットフォームのPythonスクリプト) マスクデータ準備、インライン計測、 テストチップ、光近接効果に関する知識を 有したマスクテープアウトオペレーション およびロジスティックスでの勤務を含む 半導体業界での経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 大卒以上の実務・研究等の経験3年以上 または大学院博士課程修了以上（見込含む） ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ RTL-GDSフローにおける設計業務 フロー構築、デザイン収束 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ディジタル回路論理設計、レイアウト設計、 設計フロー構築、自動配置配線ツール使用経験 28nm以降の先端プロセスの使用経験 スクリプト言語の使用経験 (Python, TCL, shell) 業界標準ツールの知識 (Cadence/Innovus他) PPA(Power Performance Area) 改善手法知識 Design closure全般の知識・経験 (Physical verification, Timing closure, IRDrop) ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ 応募条件は下記いずれかに当てはまる方。 ✬【応募条件1・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ パラメトリックテスター、 半導体パラメータアナライザー、 フルオート／セミオート プローバー、1/fノイズ測定器、 高周波プローブ、ネットワークアナライザー、 熱雑音測定器などの全てまたは一部を扱える方。 各装置のメンテナンスも対応できる方。 ✬【応募条件2・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ウェハを測定し、コンパクト モデリングに必要なデバイス 測定データを収集できる方。 ✬【応募条件3・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 測定テストプランの要請に応じ 効率的なラボ運用を考慮しながら 測定計画を立て実行できる方。 ✬【応募資格】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・半導体／電子工学系の学位 ・半導体パラメトリックテスト測定経験 ・測定機器およびセミオートプローバー操作経験 ・測定プログラミング・コーディングスキル ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・英語マニュアルを理解できる語学力 ・JLPT N3または同等以上の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 以下いずれかのご経験 半導体2D、2.5D、2.xDパッケージ またはデバイスの開発経験 半導体の後工程モジュール開発の経験 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験者（3年以上） または大学院（博士課程）修了以上 ✬【歓迎条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ Flip Chipパッケージや後工程（Back-end） モジュール開発における プロセスインテグレーションの実務経験 ✬【語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上もしくは同等の英語力 ・JLPTでN3もしくは同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体素子の動作原理、評価内容 及び結果について理解していること ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体デバイスプロセスTEG開発 及び作成経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・トランジスタ等の半導体素子の評価経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体全般・半導体デバイスのテスティング ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体デバイス用テスタの操作 テストプログラム/テスト用治工具開発経験 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ロジックテスタの操作経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・下記いずれかの経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ パラメトリックテスト、ファンクション テスト結果からデバイス特性の確認を 行うことができる方 電気特性テスト結果と回路設計データなど 統合的に解析し、回路やプロセスの 脆弱性を特定・改善することができる方 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ パラメトリック、論理ブロック、 メモリーでのテストプログラム作成経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子プロセスデバイス開発 またはラッチアップ対策 及びTEG測定評価 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子のデバイス開発 またはラッチアップ対策経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側の 連携業務経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ 下記1~4いずれかの経験がある方。 ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージの設計開発経験のある方 - 製品設計構想検討/レイアウト指示/設計検証 - 評価TEG検討/レイアウト指示/設計検証 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージのSI,PI解析経験のある方 - Cadence, Synopsys,SIEMENS, 図研, Ansys, Keysight等のツールを使用しての SI,PI解析経験のある方 ✬【応募条件3】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージの熱、構造解析経験 - Cadence, Synopsys,SIEMENS, 図研, Ansys, Keysight等のツールを使用しての 熱、構造解析経験のある方 ✬【応募条件4】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージの設計環境立上げ および各種設計の自動化検討経験のある方 - Cadence, Synopsys,SIEMENS,図研, Ansys, Keysight等のツール立ち上げ及び、 ツールの評価、保守、EDAベンダとの折衝経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 各種設計、解析業務の 自動化検討経験のある方 Python, C, tcl, 等によるスクリプト作成 AI/ML等を用いた設計、解析業務の最適化 ✥─────────────────✥

求めている人材 ✥─────────────────✥ 下記1〜4いずれかの経験がある方。 ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージ設計開発経験 ・製品設計構想検討/レイアウト指示/設計検証 ・評価TEG検討/レイアウト指示/設計検証 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージのSI,PI解析経験 Cadence, Synopsys,SIEMENS, 図研, Ansys,Keysight等のツールを 使用したSI,PI解析経験 ✬【応募条件3】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージの熱・構造解析経験 Cadence, Synopsys,SIEMENS, 図研, Ansys,Keysight等のツールを使用した 熱・構造解析経験 ✬【応募条件4】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体パッケージ設計環境の 立ち上げおよび自動化検討経験 Cadence, Synopsys,SIEMENS, 図研, Ansys,Keysight等のツール立ち上げ、 評価、保守、EDAベンダ対応 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上 or 同等英語力 ・JLPT N3 or 同等日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・各種設計、解析業務の自動化検討経験 ・Python, C, tcl等でのスクリプト作成 ・AI/MLを用いた設計・解析業務の最適化 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 専門性はテスティングに関する知識、 経験は半導体デバイス用テスタの操作 テストプログラム/テスト用治工具開発経験 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験（3年以上） または大学院（博士課程）修了以上 ✬【歓迎条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ロジックテスタの操作経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・下記いずれかの経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・半導体分野におけるRIEプロセス開発経験 ・TSV形成に関する深堀りエッチング技術開発 ・プラズマエッチング装置操作・条件設定経験 ・SEM等を用いた形状評価・解析スキル ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・英語力（読み書き） ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・2.5D/3Dパッケージング技術の知識経験 ・Python・JMPでのプロセスデータ解析 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・光学検査の実務経験 ・Review SEM操作・解析経験 ・半導体製造プロセス基礎知識 ・データ解析スキル （Excelなど基本的なツール使用） ✬【語学レベル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・英語力（読み書き） ✥─────────────────✥

求めている人材 ✥─────────────────✥ 以下いずれかのスキルが必須です。 ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 物理設計、DFT設計手法開発 またはDFT回路設計に関わる 半導体エンジニアとしての実務3年以上 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 故障診断、故障解析、 歩留解析に関する実務経験または知識 ✬【応募条件3】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ファンドリーやEDAベンダーとの 交渉実務経験、またはそれに 匹敵する職務経験を有する方。 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 2nm世代、及びBeyond 2nmの 先端ロジック開発におけるTEG設計の 全体管理を担当し、チームを率いて TEG設計方針を決め開発を推進できる方。 部門内エキスパート及び他部門 （デバイス、TCAD、プロセスインテグレーション、 ビッグデータ解析、PDK、パッケージング、 開発企画）との密な連携を図り、開発を 確実に遂行しつつ、技術ロードマップの策定、 スケジュール管理、予算管理を行い、 プロジェクトを円滑に進行できる方。 デバイス開発、TEGレイアウト設計、 プロセスインテグレーション開発のうち 複数の経験がある方。 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 3年以上のマネジメント経験と 5年以上のデバイス開発と TEG設計実務の経験をお持ちの方 ✬【語学⼒】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ TOEIC 600点以上もしくは同等語学力 日本語 JLPT: N3取得もしくは同等語学力 ✬【求める人物像】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 既存の設計業務範囲に捕らわれることなく、 部門を超えて意欲的なコラボレーションができる方 新しい発想や新技術を自発的に取り込んで行ける方 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ロジックテスタ又はメモリテスタの テストプログラム開発経験もしくは ウエハプローバーまたは パッケージハンドラの運用経験 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験者（3年以上） または大学院（博士課程）修了以上 ✬【使用ツール・環境】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 環境：UNIX/Linux 言語：JAVA 又は C言語系 ✬【歓迎条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体デバイスの製品技術の経験 ✬【語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上もしくは同等の英語力 ・JLPTでN3もしくは同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ メモリーデバイス開発及びTEG測定評価 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ メモリデバイス(SRAM, eFuse) デバイス開発経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側の連携業務経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス・デバイスシミュレーション ・半導体デバイス物理またはプロセス工学 ・高いコミュニケーション能力 ・課題を見出し解決する能力 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TCADツールの利用経験 ・モデル開発経験 ・先端半導体デバイス物理に関する知識と経験 ・デバイス設計に関する知識と経験 ・評価解析に関する知識と経験 ・データマイニング・データ分析の経験 ・JMP/Pythonのプログラムコーディングスキル ・デバイス作製の経験 ・電子工学・物理・材料工学専攻 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・理工系大学卒業以上 ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス&インテグレーション業務経験 ・TEGレイアウト設計経験 ✬【レイアウト範囲】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ディジタル回路論理設計、 レイアウト、設計フロー構築、 自動配置配線ツール、 PCell (Parameterized Cell) 設計 ✥─────────────────✥

求めている人材 ✥─────────────────✥ 以下いずれかのプロセスの経験がある方。 ✬【応募条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・シリコンウェハー洗浄工程 ・イオン注入 ・熱処理工程 ・リソグラフィ ・パターン形成・転写 ・エッチング工程・成膜工程 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 洗浄工程、パターン形成・転写、 エッチング工程、成膜工程の いずれかの経験があり、 装置・材料メーカーとの連携を図り、 効率的な技術開発をリードできる方。 どの分野でも専門性があれば可能です。 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 3年以上の要素プロセス技術開発経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体業界における露光工程の 技術開発経験と露光機のレシピ設定 アプリケーション活用経験 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ CD・Overlay・Focus等の プロセスパラメータの評価・改善経験 JMP、Pythonなどを用いたデータ解析スキル ✬【応募条件3】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・日本語ビジネスレベル ・英語読み書き可能なレベル ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・下記のいずれかの経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・半導体TEG設計・レイアウト経験 ・デバイス開発経験 ・プロセスインテグレーション開発経験 ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【レイアウト範囲】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ディジタル回路論理設計、レイアウト、 設計フロー構築、自動配置配線ツール、 PCell (Parameterized Cell) 設計 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子プロセスデバイス開発 またはラッチアップ対策、 及びTEG測定評価 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子のデバイス開発 またはラッチアップ対策の経験者 ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側と連携業務 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験（3年以上） または大学院（博士課程）修了以上 ✬【歓迎条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ TOEIC600以上もしくは同等程度 JLPT・N3取得済みもしくは同等程度 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・下記のいずれかの経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・半導体TEG設計・レイアウト経験 ・デバイス開発経験 ・プロセスインテグレーション開発経験 ✬【レイアウト範囲】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ディジタル回路論理設計、レイアウト、 設計フロー構築、自動配置配線ツール、 PCell (Parameterized Cell) 設計 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥

資格・経験 ●3DCADが使える方 ●肌の強い方歓迎（人体に影響はありませんが、炭素繊維を扱います） ◎幅広い年齢層の男女活躍中 ◎フリーターさん時活躍中 ◎主婦・主夫さん活躍中 ◎中高年の方も活躍中

資格・経験 ●AutoCADの使用経験がある方 ●Excel・Wordで書類作成できる方 ●プラント設計または機械設計の業務経験がある方（半年以上）

応募資格 電子盤の回路設計経験をお持ちの方 【以下ひとつでもあてはまれば大歓迎】 機械や部品の分解や改造をしたことがある 工具を触るのが好きだった 小さい頃から図工が好きだった 職歴・経験、一切不問。 社会人経験ゼロでも大歓迎。 そろそろ正社員で安定して働きたい。 でも、何の資格も経験もない。 本当に正社員になれるのか・・・？ そんな方にこそ、 ぜひ当社で挑戦いただきたいです。 まずはお気軽にご応募ください！

応募資格 【歓迎！】 □製造業での何らかの勤務経験（年数不問） □他部署と円滑にコミュニケーションが取れる方 【こんな方にピッタリ！】 □手当が充実した環境で腰を据えたい方 □ワークライフバランスを大切にしたい方 □自分のアイデアを製品に活かしたい方

応募資格 未経験歓迎

応募資格 ■機械設計の経験のある方 ※CADスクール卒の実務未経験者でも応募可能です ※もちろん、ベテランの方も大歓迎！

資格・経験 「必須」 樹脂金型加工・組立て経験 樹脂金型設計経験