求める人材:  ■必須要件■ 以下の両方に当てはまる方を募集しています！  1. 実務経験 フロアプランから自動配置配線、 タイミング・物理FIXまでの一連の実務経験がある方。  2. ツール経験 以下のいずれかのツールを使用した経験がある方。 ■Cadence社製：Innovus または Soc Encounter ■Synopsys社製：FusionCompiler、ICC2、または ICCompiler  ーーーーーーーーーーーーーーーーーーーーーーーー  ■歓迎スキル■ ・タイミングレポートを読み解き、 エラー（Violation）の原因特定から改善策の立案まで行える方。 ・物理検証ツール（Calibre または ICV）の使用経験がある方。

半導体のレイアウト設計スタッフ/年間休日125日

【経験者必見！】日勤のみでライフワークバランス充実◎徒歩圏内の好アクセスな職場です！

求めている人材 【必須】※5年以上の経験 ・デジタルIC設計フロー（RTLからGDSIIまで、特にPnR）に関する深い知識と実務経験。 ・CadenceまたはSynopsysの主要なEDAベンダのディジタル設計ツール （Genus/Fusion Compiler、Innovus/IC Compiler II、Tempus/PrimeTimeなど）の使用経験。  【歓迎】 ・先端プロセスノード（例：16nm, 7nm, 5nm, 3nmなど）でのテープアウト経験またはPPA最適化経験。 ・スクリプト言語（例：Tcl, Python, Perl）を用いたEDAフロー自動化の経験。 ・EDAベンダとの協業経験・設計環境、フローに関する顧客サポート経験

麹町|半導体デジタル設計業務

麹町｜半導体デジタル設計業務

求めている人材 ＼ DFT領域で設計責任を担ってきた方を歓迎します ／  【必須】 ・ASIC／SoC開発におけるDFT実務経験（目安：8年以上） ・Chip TopレベルでのDFT設計、またはSoC全体を見据えたDFT構成検討の経験 ・DFT全体の設計方針を検討し、技術的な判断ができる方 ・チームで進める開発において、設計面から進捗をリードしてきた経験  【歓迎】 ・大規模SoC開発におけるDFT設計の統括・レビュー経験 ・複数Blockを跨いだDFT構成の最適化検討経験 ・関係部門（設計／検証など）との仕様調整・合意形成の経験 ・主要DFTツール（Synopsys／Cadence等）を用いた設計・検証経験  【こんな方に是非！】 ・DFT領域で、SoC全体の品質を左右する立場として設計に関わってきた方 ・実装作業にとどまらず、設計方針や構成判断に軸足を置いてきた方 ・技術を軸に、チームを前に進めるリーダー的役割を担いたい方

半導体デバイス設計、職場見学可、700万円以上の転職・求人情報

半導体のレイアウト設計スタッフ/年間休日125日

麹町|半導体デジタル設計業務

LSI・SoC開発のDFT ChipTop設計リーダー

【フルリモート】RIZAPの管理栄養士・保健師

焼肉専門店のホール・キッチン

アプリなら
求人探しがもっと快適に！

半導体デバイス設計、職場見学可、700万円以上の転職・求人情報

半導体のレイアウト設計スタッフ/年間休日125日

麹町|半導体デジタル設計業務

LSI・SoC開発のDFT ChipTop設計リーダー

【フルリモート】RIZAPの管理栄養士・保健師

焼肉専門店のホール・キッチン

アプリなら求人探しがもっと快適に！

アプリなら
求人探しがもっと快適に！