レイアウト設計/配線設計、職場見学可、契約社員の転職・求人情報

求める人材: 〜ブランクOK・UIターン歓迎〜 【必須スキル】 ▽以下のいずれかに該当する方▽ （目安：3年程度の実務経験） ■ アナログICのレイアウト設計経験 ■ トランジスタレベルでの回路設計 シミュレーション経験 ■ 自動レイアウト設計／物理レイアウト設計経験 ■ 半導体プロセス開発に関連する レイアウト業務経験 ※ブランクがある方も歓迎します！ まずはご相談ください★ 【歓迎スキル】 ■ Cadence Virtuoso-XLでの レイアウト実務経験 ■ DRC/LVSの物理検証経験 （エラー解析ができる） ■ Synopsys/Mentor等のEDAツール使用経験 ■ 微細プロセス（7nm以下）での設計経験 ■ パワーデバイス、RF、 センサー等の設計経験 ■ 英語でのドキュメント読解力

求める人材: 〜ブランクOK・UIターン歓迎〜 【必要スキル・経験】 ■一連の設計実務経験 フロアプランから、自動配置配線、 タイミング・物理FIXまでを完遂した経験 ■EDAツールの使用経験（以下のいずれか一方で可） Cadence系：Innovus / Soc Encounter Synopsys系：FusionCompiler / ICC2 / ICCompiler ※ブランクがある方も歓迎します。 まずはご相談ください！ 【歓迎スキル】 ■トラブルシューティング能力 タイミングレポートからエラー（Violation）の 原因を分析し、 自ら改善策を提案・実行できる ■検証ツールの使用経験 Calibre または ICV を使用した レイアウト物理検証の経験がある

求める人材: ■必須要件■ 以下の両方に当てはまる方を募集しています！ 1. 実務経験 フロアプランから自動配置配線、 タイミング・物理FIXまでの一連の実務経験がある方。 2. ツール経験 以下のいずれかのツールを使用した経験がある方。 ■Cadence社製：Innovus または Soc Encounter ■Synopsys社製：FusionCompiler、ICC2、または ICCompiler ーーーーーーーーーーーーーーーーーーーーーーーー ■歓迎スキル■ ・タイミングレポートを読み解き、 エラー（Violation）の原因特定から改善策の立案まで行える方。 ・物理検証ツール（Calibre または ICV）の使用経験がある方。