派遣社員のverilog 求人の転職・求人情報

必要な経験・能力等 【必須】■LSI論理検証(ASIC, SOC, FPGA問わず)の経験 5年以上 ■Verilog-HDL使用経験 5年以上 ■Linux環境での検証経験がある 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■主体的に学び、改善提案ができる方■Verilog HDLでの開発、検証経験 【歓迎】■UVM環境構築経験、CPU動作知識 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■仕様検討、電子回路設計の経験(ツール、デジアナ問わず) ■電気CAD、CR-8000、5000、Verilog等 【尚可】■プレイングマネージャーの経験 ■案件を引っ張る営業力 【当社について】年間休日123日/有休消化率72%/平均残業時間20h/申請があれば産休育休は100%の取得可能です。エンジニアの中でも組織があり、一人一人のエンジニアが働きやすい仕組み作りを日々行っています。社内で有志を募り、鳥人間コンテストにも「Flower’s factory」というチームで参加実績ございます。 https://www.ostech-online-magazine.com/blog/20220404_1/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】ICの評価経験 【歓迎】論理回路設計経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】VerilogまたはHDLの基礎知識 【歓迎】FPGA設計経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】論理回路設計経験 【歓迎】コイル、センサー知識 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】電気設計の経験を有する方 【研修/配属面談体制】■入社から1週間は全体研修→キャリア面談→スキルに応じた技術研修（2週間～約2ヶ月程度）と充実の体制を完備 【豊富な育成・研修制度】講師が話す670口座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回 【働きやすい環境】■平均残業時間:16.3時間 ■有給消化率:80.6％ ■産休取得率:100％ ■中途採用比率:54％ ■部活・同好会:250以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル回路設計経験(FPGA(Verilog、VHDL)) ■アナログ回路設計経験(マイコン周辺回路、シリアル通信回路（RS232C、Ethernet）、OPAMP演算回路：増幅、フィルタ、コンパレータ） 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】FPGAの設計経験がある方 【使用ツール】FPGA、verilog、Verilog HDL（HW記述言語） 【当社について】 ■メーカーへの転籍実績多数 当社の退職理由の1位は案件先企業への転職が圧倒的多数です。 ■明確な評価制度の実装 グレード制を実装しており、何ができればグレードアップし年収が上がるかが明確です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■LSI論理検証(ASIC, SOC, FPGA問わず)の経験 5年以上 ■Verilog-HDL使用経験 5年以上 ■Linux環境での検証経験がある 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】FPGA設計経験 【歓迎】デジタル回路設計の経験 【魅力ポイント】 ●常に新しいことに挑戦し続けることができます！ ●ご自身のキャリアに合わせて業務変更相談可能！ ●入社後に研修受講可能！（分野問わず内容充実） ●懇親会などエンジニア同士のコミュニティも充実（参加自由） 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog、VHDL言語の経験■C言語の経験■デジタル回路設計において、実務経験が有る 【歓迎】 ■ SystemVerilog言語の経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■工程設計プロセス、製造プロセスに関する実務経験 【歓迎】■FPGA設計・開発経験 ■VHDLまたはVerilogによる開発経験 〔働き方データ〕■年間休日120日以上■平均残業時間20h/月(1分単位の時間外手当支給) ■平均有給取得率78% ■家族/単身赴任手当(一律5万円/月) ■借上寮制度・家賃50%補助(上限3万円)・初期費用会社負担・引越し費用全額会社負担(規定有) ■社員平均年齢32.6歳 ■キャリアサポート制度充実(キャリアアドバイザー制度等) ■取引社数 約3,800社 ■研修数 300種類 ■全国 54拠点 ■稼働率 96.2%(2023年実績) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】組込制御開発経験（要件定義・設計・プログラミング・評価など） 【当社の特徴】～2023年1月にパーソルグループ会社3社が合併～【技術者の自己実現を支援】各種キャリアセミナー・キャリア相談窓口【豊富な育成・研修制度】講師が話す670講座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回【働きやすい環境】■平均残業時間:19.3時間 ■転勤率:約4％ ■有給消化率:80.3％ ■在宅勤務比率:30.2％■産休育休取得率:100％ ■中途採用比率:49.5％ ■部活・同好会:200以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル回路設計、論理回路設計、FPGA設計のいずれかの経験がある方 【歓迎】■Verilog-HDL、VHDLを用いたRTL設計 ■FPGAの設計、開発、機能追加 ■論理回路、ロジック設計 ■シミュレーション、機能検証 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ロジック回路設計経験 【歓迎】■RTL設計(Verilog,VHDL等)経験、EDAツール(DesignCompiler,PrimeTime等)の使用経験 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■LSIまたは電子回路設計経験 ■Verilog HDLまたはVHDLによる開発経験 ■回路シミュレータを用いた評価経験 ■電子計測機器を用いた評価経験 【魅力】 設計した回路が試作を経て量産化されるまで見届けることができるため、開発者として大きな達成感を得られます。回路設計だけに留まらず、評価・解析・量産支援まで経験できるため、半導体エンジニアとしての市場価値を高められる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【歓迎】■FPGA開発（VHDL／Verilog）やマイコン制御経験■高速信号・ノイズ対策などの実務または研究経験■測定器を用いたデバッグ・評価経験■英語で円滑なコミュニケーションが図れる方 【当社転職時の年収アップ事例】■Sier出身（44歳）：550万⇒695万 ■技術者派遣出身（48歳）：490万⇒636万 ■電気制御盤メーカー出身 （35歳）493万⇒627万 【キャリア開発】「ベストマッチングシステム」…業界唯一、受注案件を全エンジニアに公開し自由に検索できるシステム。自らのスキルもインプットされており必要な研修を受けられるため自分の望む仕事へのステップが明確。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ロジック回路設計経験 【歓迎】■RTL設計(Verilog,VHDL等)経験、EDAツール(DesignCompiler,PrimeTime等)の使用経験 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】Verilogを用いたRTL設計/検証のご経験 【歓迎】デジタル回路設計～検証まで納期遵守で自走できること 【魅力ポイント】半導体デジタル設計業務のうち、要求仕様からの高いフェーズでご活躍いただくことができます。半導体開発だけでなく、医療機器等のデジタル回路設計においても活躍いただける可能性があります。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGAまたはデジタル回路設計の実務経験 【歓迎】■FPGA開発・論理設計の経験■Verilog HDL等を使用した開発経験■電源回路設計の経験・知識をお持ちの方は優遇■英語実務経験 【魅力】当社は「東北エリア」を専属に、世界をリードする国家プロジェクトや先端開発領域における技術支援事業を展開しております。各業界最大手メーカーを中心とした取引実績を誇ることで、他に類のない『ハイクラス』なエンジニアリング企業の地位を確立しています。 【待遇】快適な労働環境の実現を目指し、「残業平均15h」「家賃補助60％」「セミナー受講支援」など、多数の福利厚生をご用意しています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】FPGA（Verilog HDL）経験、組込みソフト開発者 C、C++経験者 【ツール/開発環境】Verilog、C++ 【魅力】空調制御機器に関わるFPGA設計・開発を通じて、設計・開発、評価・検証まで幅広く携われます。専門性に加え、関係部門や顧客と連携して課題を解決する力を高められるポジションです。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■半導体デジタル回路設計経験、RTL設計（Verilog／VHDL）、FSM設計、論理シミュレーション（ModelSim等）、論理合成、デジタル信号処理基礎、SoC開発経験 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】デジタル回路（FPGA）の論理回路設計 【応募理由の一例】内定前に勤務地や条件がきっちり決まる◆短期間で就業先が変わる通常形態の派遣会社では培う事の出来ない知識や技術が習得できる（業務知識に関しては、就業先が変わると一から学ぶ必要がある為苦労してきた）◆キャリアの浅い自分には、長期配属でキャリアを形成できる事に魅力を感じた・・・等。弊社には自動車開発に携わって２２年など、１０年以上同じ製品に従事している技術者が多数在籍しています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】■C、C＃、C++を用いた組込・制御ソフト開発の経験 ■C、C＃、C++システム開発経験 ※）組込・制御ソフトを除く ■C、C＃、C++でのプログラミング経験 【歓迎】■リアルタイムOS(Itron、Vxworks等)による開発経験 ■組込みLinuxでの開発経験 ■モデルベース開発経験 ■画像処理、通信・信号処理制御のいずれかの経験 ■車載用機器の開発経験 ■verilog-HDL、VHDL、SystemC、System-verilogの開発経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■HDL（Verilog HDL、SystemVerilog、または VHDL）を用いたデジタル回路・RTL設計の実務経験 ■論理シミュレータを用いた機能検証・テストベンチ作成の実務経験 ■LSI、SoC、または FPGA の設計・開発プロセスに関する基本的知識 【歓迎】 ■LSIのテープアウト（実用化・量産化）までの一連の開発経験 ■UVM（Universal Verification Methodology）等の検証フレームワークを用いた検証環境の構築経験 ■論理合成ツール（Synopsys Design Compiler等）や静的タイミング解析（STA）ツールの使用経験 ■車載品質規格（ISO 26262機能安全など）に配慮したLSI設計・検証の経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGAを用いた論理回路設計の実務経験 ■Verilog-HDL、SystemVerilog、VHDLいずれかの使用経験 ■基本設計～検証まで一連の開発経験 【歓迎】■民生機器または組込み機器向け開発経験 ■ModelSim、Vivado、Quartus PrimeなどEDAツールの使用経験 ■ロジック検証やデバッグの豊富な経験 ■設計レビューや仕様調整の経験 【求める人物像】■これまで培った技術を活かし、長期的に技術者として現場で活躍したい方 ■主体的に課題解決や改善提案ができる方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【希望経験】電気・電子設計経験 【尚可】Verilog 【当社について】 ■メーカーへの転籍実績多数 当社の退職理由の1位は案件先企業への転職が圧倒的多数です。 ■明確な評価制度の実装 グレード制を実装しており、何ができればグレードアップし年収が上がるかが明確です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■組込ソフトウェア経験をお持ちの方 ■C言語の使用経験のある方 ■画像処理・インターフェイス関連の開発・設計経験 【当社の魅力】[1]分野によってはメーカーの社員よりも詳しい専門家として活躍可能 [2]ひとつの会社・部門に縛られず、様々な製品分野に挑戦可能！上流工程にも携われる当社だからこそ着実にスキルUPが可能！ [3]豊富な案件から希望の勤務地でやりたい仕事が見つけられる [4]無期雇用派遣のため、正社員として安定した環境で就業可能！ [5]役職定年が無いため、長期的に安定した待遇を実現可能！ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】 ■モデルベース開発経験がある方 ■MathWorks製品（MATLAB/Simulink）の使用経験がある方 ■dSPACE製品使用経験がある方 【当社の特徴】～2023年1月にパーソルグループ会社3社が合併～【技術者の自己実現を支援】各種キャリアセミナー・キャリア相談窓口【豊富な育成・研修制度】講師が話す670口座、自己学習用e-learninngコンテンツ270講座、技術勉強会500回【働きやすい環境】■平均残業時間:19.3時間 ■転勤率:約4％ ■有給消化率:80.3％ ■在宅勤務比率:30.2％■産休育休取得率:100％ ■中途採用比率:49.5％ ■部活・同好会:200以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】・設計仕様、検証仕様の作成・論理合成ツールQuartusを用いた回路の設計経験・要求仕様の提案・Verilog‐HDLによる設計検証・HDLコードの読解力・環境構築及びログの解析、解析書作成 ・Quartus/ModelSim/SpyGlassいずれかの開発経験 【福利厚生充実】■確定拠出年金制度(401K)や自社保養施設あり ■勤務先へご自宅から通えない場合には借上げ社宅をご用意。家賃負担5 0%、借上げ社宅への引越費用全額負担となります（規定有）。 ※詳細は面接にてご説明させていただきます。 ※ご経験、適性により別案件をご紹介させて頂く場合もございます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】回路設計エンジニア経験。デジタル回路(CPUとその周辺回路AD/DA、DDC、SRAM,DRAM等)アナログ回路設計(高周波回路等)、LSI設計、Verilog-HDL/VHDLを使用したFPGA設計経験。各種評価経験がある方。 ロジックアナライザ、オシロスコープ等関連測定機器の使用経験。案件の幅が広いため、経験を活かせるプロジェクトで活躍できます。もちろん未経験の分野に挑戦していくことも可能。理想のキャリアを実現していける環境です。スキルや意欲に応じて、プロジェクトのリーダーをお任せします。【歓迎】社会人経験10年以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】電気・電子の設計経験がある方 【使用ツール】Verilog HDL（HW記述言語）,System Verilog 【当社について】 ■メーカーへの転籍実績多数 当社の退職理由の1位は案件先企業への転職が圧倒的多数です。 ■明確な評価制度の実装 グレード制を実装しており、何ができればグレードアップし年収が上がるかが明確です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■チームワーク/協調性スキルレベル：レベル２：良好な関係を築け良い影響を与えている ■コミュニケーションスキル（理解力）：レベル２：質問の意図が理解できる ■コミュニケーションスキル（伝達力）：レベル２：お客様や上長などに、適切な言葉使いができる ■コミュニケーションスキル（折衝/交渉力）：レベル２：自分の考えや要求の返答について言語化、可視化できる ジョブに求められる役割：能動・非定型業務タイプ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】FPGA設計の経験 【歓迎】映像処理の知識 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】電気・電子設計経験 【当社について】 ■メーカーへの転籍実績多数 当社の退職理由の1位は案件先企業への転職が圧倒的多数です。 ■明確な評価制度の実装 グレード制を実装しており、何ができればグレードアップし年収が上がるかが明確です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】Verilog、VHDL言語の経験 C言語の経験 デジタル回路設計において、実務経験が有る 【歓迎】SystemVerilog言語の経験 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGA■Verilog 【歓迎】■デジタル回路設計経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ASIC/FPGAの論理回路設計の経験■ASIC/FPGAの検証の経験■客先にて仕様・設計思想の説明および討議ができる■Verilog HDL言語（検証はSystemVerilogも使用）の使用経験■コードの読解力 【福利厚生充実】 ■確定拠出年金制度(401K)や自社保養施設あり ■勤務先へご自宅から通えない場合には借上げ社宅をご用意。家賃負担5 0%、借上げ社宅への引越費用全額負担となります（規定有）。 ※詳細は面接にてご説明させていただきます。 ※ご経験、適性により別案件をご紹介させて頂く場合もございます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■各種評価機器の使用経験 【歓迎】■適切な報連相スキル ■コミュニケーションスキルをお持ちの方 【魅力ポイント】 これからAIの発展により大容量通信装置のニーズ加速が予測される為、 将来性のある業務に携わる事が可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】C言語／verilogを用いた業務経験／組込み経験 【歓迎】リンカースクリプトへの理解／Verilog／ITORN ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■RTL設計経験（Verilog/VHDL）■CMOSイメージセンサや半導体関連の知識 【尚可】■検証環境構築やシミュレーションツールの使用経験 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■チームワーク/協調性スキルレベル：レベル２：良好な関係を築け良い影響を与えている ■コミュニケーションスキル（理解力）：レベル２：質問の意図が理解できる ■コミュニケーションスキル（伝達力）：レベル２：お客様や上長などに、適切な言葉使いができる ■コミュニケーションスキル（折衝/交渉力）：レベル２：自分の考えや要求の返答について言語化、可視化できる ■ジョブに求められる役割：能動・非定型業務タイプ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ・高周波回路設計の実務経験を5年以上お持ちの方 ・直近3年以内まで、設計の実務経験をお持ちの方 【尚可】 ・FPGA設計経験（VHDL/Verilog） ・信号処理アルゴリズムの設計経験 ・MATLABやPythonを用いたシミュレーション経験 ・宇宙機器や防衛関連機器の開発経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■組込みソフトウェア開発経験 ■FPGAコーディングおよびデバッグ経験 ■C言語またはVerilog/VHDLを用いた開発経験 ■英文マニュアルの読解が可能な英語力（TOEIC600点程度目安） 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力：英語 資格：

必要な経験・能力等 【必須】C/C++言語、Linux、組込み経験 【歓迎】リンカースクリプトへの理解、Verilog、ITORN 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】上記仕事内容に記載の業務に携わった経験やその他設計(電気)業務の実務経験をお持ちの方 【当社の特徴】2023年1月にパーソルグループ会社3社が合併。技術者の自己実現を支援する各種キャリアセミナー・キャリア相談窓口が魅力。【豊富な育成・研修制度】講師が話す670口座/自己学習用e-learninngコンテンツ270講座/技術勉強会多数【働きやすい環境】■平均残業時間:19.3時間 ■転勤率:約4％ ■有給消化率:80.3％ ■在宅勤務比率:30.2％■産休育休取得率:100％ ■中途採用比率:49.5％ ■部活・同好会:200以上 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog HDLを用いた論理設計・検証経験 【歓迎】■英文のReading/Writing ■チームマネジメント経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■論理設計、動作検証の業務経験 【歓迎】■高速IFの設計経験 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGA回路設計の実務経験 ■Verilog HDLを用いた設計経験 ■デジタル回路設計に関する基礎知識 【歓迎】■VHDLの使用経験 ■Xilinx Vivado、Quartus、ModelSim等の使用経験 ■高信頼性が求められる製品開発（産業機器・航空宇宙等）の経験 ■電子回路（アナログ／デジタル）の知識 【求める人物像】 これまでの経験を活かし、技術的に深い領域で活躍したい方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■チームワーク/協調性スキルレベル：レベル２：良好な関係を築け良い影響を与えている ■コミュニケーションスキル（理解力）：レベル２：質問の意図が理解できる ■コミュニケーションスキル（伝達力）：レベル２：お客様や上長などに、適切な言葉使いができる ■コミュニケーションスキル（折衝/交渉力）：レベル２：自分の考えや要求の返答について言語化、可視化できる ■ジョブに求められる役割：能動・非定型業務タイプ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■プロジェクトマネジメント経験■Verilogを用いた論理設計及びテストベンチの経験■IPを用いた論理設計（デジタル）が3年以上■PrimeTIME 【歓迎】■FPGAのIPや論理設計■英語に対して苦手意識がない 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGA設計の実務経験■VHDLまたはVerilogを用いた設計経験■論理合成設計の経験■デジタル回路設計および評価経験■電装またはECU設計・評価に関する知識、経験 【当社社風にマッチする志向性】 ■日本を代表する大手メーカーに常駐し、経験を積んで技術のプロをめざしたい。 ■あらゆる技術分野のプロジェクトを有する当社において、技術力の越境を狙いたい。 ■より良い環境で、時代に左右されない専門性・技術を高め続けたい。 そんな志向性を持つあなたにピッタリです。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■RF回路の設計経験 ■スペアナ利用経験 ■Verilog使用経験 【歓迎】■アナログ回路の設計経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog または MATLAB/Simulink/HDL Coderの実務経験 ■Modelsimを用いたシミュレーション経験 ■Quartusを用いたFPGA開発経験 【歓迎】■Ethernetに関する知識（通信プロトコル理解） ■無線信号処理に関する知識（変調・復調、フィルタ処理など） ■Tclマクロ作成経験（※表記ゆれ対策：TTL→Tcl想定） ■Shellスクリプト作成経験 【使用ツール】■開発言語：Verilog、MATLAB/Simulink■開発ツール：Quartus、Modelsim、HDL Coder ■スクリプト：Shell、Tcl■その他：Linux環境（想定）、バージョン管理ツール等 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■Verilog HDLを用いたRTL設計経験をお持ちの方 【歓迎】 ■チームで協力しながら開発を進められる方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】 ■FPGAロジック設計経験■Verilog-HDLまたはVHDLによる開発経験■デジタル回路設計の基礎知識■FPGA検証・評価経験 【歓迎】 ■SDR（Software Defined Radio）開発経験■通信機器開発経験 ■組込みシステム開発経験■人工衛星・航空宇宙分野での開発経験 ■Pythonを用いた自動評価環境構築経験■高速シリアル通信設計経験 ■GNSS・測位システムに関する知識 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：