東京都のverilog 求人の転職・求人情報

必要な経験・能力等 【必須】なんらかの半導体開発分野のご経験 【仕事の魅力】◆現在多くの企業から案件を得ていますが、全ての案件ではなく社内のエンジニアがスキルアップ、成長できる企業を選定している為大手企業がメインとなります。【当社の想い】◆生涯エンジニアとしてスキルを発揮し、開発に集中できる環境作りを大切にしています◆心身の健康にも配慮し、長く現役で働ける体制を整えております◆一人一人のエンジニア技術が自社ブランドと考え充実した教育環境、制度をご用意！ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■ソフトウェアまたはハードウェア開発経験 あなたの豊富な経験を、社会貢献性の高い分野で活かせます。 日本のトップエンジニアとして、さらなる高みを目指しませんか？ 【当社の魅力】 受託開発は行わず独自技術にてロイヤリティ収入を得ています。自己資本比率95.7%という盤石な経営基盤を確立。自動車、医療、AIなど成長分野のプロジェクトが豊富です。安定した環境で、あなたのLSI設計スキルを活かし社会に貢献するやりがいを実感できます。勤務地は五反田・金沢・神戸から選択可能です。 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 【必須】■アナログ/デジタル回路を設計、作画できる（CR8000）■回路シミュレーションができる（Pspice）■基板設計ができる（CR8000）■EMC/EMIのノウハウがある■Linux等のソフトウエア検証に抵抗がない ■自ら回路設計、検証（はんだ、測定器類が使いこなせる）、報告まで一通り実施できる 【魅力】業界首位の売上規模を誇るテクノプロGの中でも,最も多くの拠点網と取引規模を持つ『テクノプロ・デザイン社』での採用です。市場価値や技術力UPに繋がる上流案件が約7割を占め,請負/コンサル案件も充実★取引会社数はなんと857社/業界TOPクラスの取引社数,プロジェクト数を誇るからこそ,希望勤務地を考慮した配属可能。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】下記項目のいくつかを担当できること ・Verilog-HDLによる論理回路設計の経験3年以上・RTL設計、機能検証、論理合成、DFT設計、タイミング制約のいずれかに関する知識 ・ASIC/ASSP設計経験 (FPGAのみの経験は不可) ★所属エンジニアの方々も非常に優秀な人材が多数おります！フレックスタイム制や残業月10～30時間程度と、ワークライフバランスを保ちながら腰を据えて技術研鑽に励める環境です。 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 研修制度充実！手に職つけたい方ぜひご応募ください！ 【必須】■回路設計の実務経験5年以上■orCADの使用経験■VHDLまたはVerilogによるFPGA設計経験■プリント基板設計または外注設計管理経験 【尚可】■アナログ・デジタル両方の設計経験■技術的な課題に対して主体的に取り組める方 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタル又はアナログ設計もしくは評価の経験 ■次のいずれかの使用経験：VerilogHDL,SystemVerilog,NC-Verilog, VCS,DesignCompiler,DFT,PrimeTime,Quatus,Vivado,Virtuoso,Calibre,Spice,Perl,Tcl等 【魅力】◎LSIデジタル・アナログ設計を、経験と適性に合わせてお任せします。CMOSイメージセンサーや車載デバイスなど、最先端開発分野でスキルアップ出来ます！ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■チームでのプロダクト開発経験（toB、toC、受託など形態問わず）■FPGAのロジック設計経験■Linuxコマンドの基礎的な知識 【当社の魅力】当社は超小型人工衛星の開発を通じて、宇宙ビジネスの最前線に立つ企業です。FPGA設計を中心に、衛星全体のシステム設計にも関われる成長機会が豊富。スピード感ある開発環境で、1からものづくりを実感できます。グローバルな連携も活発で、欧米・アジア・アフリカなど世界中の宇宙機関と共同プロジェクトを推進中。技術力と挑戦心を活かせる職場です。 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

求める人材: FPGAの開発またはサポート経験／VHDLまたはVerilogの知見／ハードウェアの知見 ・業種未経験OK

求める人材: 【求める経験値】 ●ブランクも歓迎です！ご経験者は積極面談。 ●実務経験のない方でも、 ・IT関連の学校で学んだ方 ・学校等で、ファームウェアや組込み、制御に関する専門課程を修了している方 も歓迎しております。 【歓迎する能力・経験値】 ・何かしらの制御システムや組込み系システムの開発、プログラミングの実務経験 ・Excel VBAやAccess、などの構築や導入経験 ・C、C++、C# 等開発言語いずれかのスキル、Linux OSのスキル ・Itron、Vxworks、Verilog-HDL、VHDL、systemC、system-Verilog、HDLによる開発経験 ・移動体通信、Android、iOS、などの環境でのソフトウェア構築知識、制御、 組込みソフトウェア知識 ・FPGA,電子回路、ファームウェアの知識、IOT,生産機械、ロボット、車載コンピュータなどの 制御系ソフトウェア知識

求める人材: 【必須条件】■高専卒以上の方 ■VHDLまたはVerilog-HDLでの設計経験 【職種経験】職種未経験NG

求める人材: 必須要件 * モデルベース開発 * MathWorks製品（MATLAB/Simulink）使用経験 * dSPACE製品使用経験

必要な経験・能力等 【必須】■半導体の知識 ■バックエンドを中心としたEDAツール(Synthesis, P＆R, DRC, LVS, EXT, STA, DFT 等)の利用経験と知識 ■フィジカルデータの知識 (GDSII, OASIS, LEF/DEF 等) 【歓迎】■半導体の故障解析の経験 ■レイアウトデザインの経験 (STDセル, マクロブロック, チップ 等) ■ネットリストの知識 (LEF/DEF, Verilog, Spice 等) ■回路設計の知識 (回路設計, 物理設計, Spiceシミュレーション 等) ■スクリプト言語の使用経験(Python, Perl, shell等) 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■電気回路設計経験、Virtuoso 【やりがい】組み込み開発の一連の経験を積むことが出来ます。今後開発拡大が見込まれる次世代スマートメーターの新規開発業務に従事していただけます。 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】●SoCの一貫した開発経験 ●SoC、LSI、ASICの要求仕様の作成経験 ●ハードウェア言語（Verilog、VHDL、システムC）を用いた論理回路設計 【Hondaの半導体開発】従来Hondaでは、AIを実行するロジック半導体を協力会社・サプライヤーからの調達に依存しておりました。次世代電動車の価値を高めていくために，ロジック半導体の手の内化が必要であり，ソフトウェアであるAIとハードウェアであるロジック半導体の協調最適化を目指しております。勤務地である栃木の研究所には、評価ラボがあり、実際の車を見ながら車載開発に取り組むメンバーと研究開発を進められます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】電気回路設計経験、Virtuoso 【歓迎】論理シミュレーション経験、アナログシミュレーション経験、インターフェイス回路設計経験、PLL回路設計経験 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGA の論理設計・開発経験（Verilog / VHDL など） ■FPGA 実装および評価の経験 【歓迎】■C / C++ での開発経験 ※HLS（高位合成）含む 【魅力・やりがい】要件定義など上流工程から携わり、技術とマネジメント双方の成長が可能。大手・グローバル企業案件を通じて高度な技術力を磨き、開発した製品が国内外で活用されるやりがいを実感できます。FPGAに加え基板設計やソフト連携にも関われ、将来はリーダーやスペシャリストなど多様なキャリアを描けます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■RTL設計経験（Verilog/VHDL）■CMOSイメージセンサや半導体関連の知識 【尚可】■検証環境構築やシミュレーションツールの使用経験 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGAを用いた論理回路設計の実務経験 ■Verilog-HDL、SystemVerilog、VHDLいずれかの使用経験 ■基本設計～検証まで一連の開発経験 【歓迎】■民生機器または組込み機器向け開発経験 ■ModelSim、Vivado、Quartus PrimeなどEDAツールの使用経験 ■ロジック検証やデバッグの豊富な経験 ■設計レビューや仕様調整の経験 【求める人物像】■これまで培った技術を活かし、長期的に技術者として現場で活躍したい方 ■主体的に課題解決や改善提案ができる方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ・回路設計(アナログ/デジタル)or評価の実務経験1年以上 【選考フロー】 応募～内定まで最短2週間。土曜日、平日夜の選考も一部調整可能です。 1,応募(書類選考) 2,一次選考(採用担当面接・会社説明) 3,最終選考(役職者面接、オンライン筆記試験) 4,内定 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■評価検証業務のご経験 【尚可】■実機動作確認用にZynq用テストプロ(C/C++)作成経験 ■実機デバッグに伴うオシロスコープ等の測定器使用 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ・回路設計(アナログ/デジタル)or評価の実務経験1年以上 【選考フロー】 応募～内定まで最短2週間。土曜日、平日夜の選考も一部調整可能です。 1,応募(書類選考) 2,一次選考(採用担当面接・会社説明) 3,最終選考(役職者面接、オンライン筆記試験) 4,内定 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】■FPGA設計の実務経験（RTL設計レベル） ■VHDLまたはVerilogによるロジック設計経験 ■組込みソフトウェア開発の実務経験 【本ポジションの魅力】 センサ信号のデジタル処理設計や、既存アナログ回路からデジタルアーキテクチャへの移行検討など、製品全体の最適化に関わる高度な開発業務に携わることができます。ハード・ソフト両面の知見を活かしながら、最先端の計測技術に貢献できるポジションです。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Linux、Verilog、VHDLの使用経験 【歓迎】■C、Perl、Python、VBAの使用経験 【業務の社会意義】同社はLSI、ASICといったデバイス開発において高い技術力を有しております。このデバイス開発に関する技術はあらゆる製品の高性能化に欠かせないものであり市場性が高いと思慮いたします。 【キャリアアップのイメージ】車載系や医療系はもとよりあらゆる製品のIC開発における論理設計・検証スキルを身に着けることができます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】VHDL・Verilog-HDLの設計経験、または中規模以上のFPGA設計の実務経験 【歓迎】高速シリアル信号(SerDes)/DRAM(DDR2/3/4)の知識 ■オシロスコープ、プロトコルアナライザの使用経験【入社後】即戦力としてチームで案件に関わって頂きます。FPGA設計を追究したい方、FPGA設計だけでなく電子回路設計にも関わりたい方など広範囲で活躍できる環境です。【当社について】半導体製造装置/産業用装置/組み込みモジュール/画像製品/医療機器等の製品の企画～販売までを行う国内メーカー。全行程一貫して高品質で対応可能 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】C言語 【歓迎】Verilog ◆フォロー体制： 客先のベテランエンジニアの指導のもと、協働での業務になります。 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を 独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、 もう一歩頑張れば就ける案件などを探すことができます。また、希望する 受注案件にスキルが不足している場合はそのスキルが赤字で表示される 仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■電気回路設計経験 ■Virtuoso 【歓迎】■論理シミュレーション経験 ■アナログシミュレーション経験 ■インターフェイス回路設計経験 ■PLL回路設計経験 【業務フェーズ】要件定義～評価 【ツール】Virtuoso、オシロスコープ、spectre、Verilog、Linux 【業務内容追記】 検証項目として電源電圧、コンパレータのオフセット電圧、 PNOISE、劣化、EM特性などを確認。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■FPGA開発経験 ■デジタル回路設計の知識 【魅力】 ■年間休日125日/月平均残業20時間/エリア外転勤無 ■チームでの常駐配属に注力 ■資格取得/外部研修受講支援あり ■育児/介護休業の取得実績あり ■大手メーカー出身者も多数在籍 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】C/C++言語、Linux、組込み経験 【歓迎】リンカースクリプトへの理解、Verilog、ITORN 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilogを用いた論理設計及びテストベンチの経験 ■IPを用いた論理設計（デジタル）が3年以上 【歓迎】■FPGAのIPや論理設計■英語に対しての苦手意識がない方 【顧客から当社への期待】新規PJ開始における増員 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■C言語■verilogを用いた業務経験■組込み経験 【歓迎】■リンカースクリプトへの理解■Verilog■ITORN 【メイテックには自己成長を促す仕組みがあります】受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補い、自らの市場価値を上げることが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■デジタルLSIの論理設計（RTL設計）の実務経験 ■SystemVerilogまたはVerilogによる設計経験 ■論理合成およびタイミング解析（STA）の経験 【ポジションの魅力】 論理設計から検証、タイミング収束までLSI開発の中核工程を担うポジションです。MASレベルの上流設計から携わることで、回路アーキテクチャに直接影響を与える設計経験を積むことができ、半導体業界において高い市場価値を持つエンジニアへ成長できます。PPA最適化やフロアプランとの連携など、実務レベルで高度な設計スキルを発揮できる環境です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog HDL による回路設計・検証の実務経験 【歓迎】■FPGA（Xilinx／Intel）での実機評価経験 【働き方】残業時間は月20H程、有給取得率72.6%、年間休日123日と働きやすい環境です。2023年度から等級制度を取り入れ、適切な評価ができるようになり、スキル・頑張りに応じて給与をあげられる仕組みに変更。定着率も向上し、長期就労しやすい環境に変革しています。 【風土】社内用チャットアプリがあり、気軽に相談できる風土。サークル活動も活発で風通しの良い社風です。 https://www.ostech-online-magazine.com/ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】LSIのデジタルフロントエンド設計における高速インタフェースの開発経験 【歓迎】Verilog HDLを用いた論理設計・検証経験、TOEIC 500点 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】C言語／verilogを用いた業務経験／組込み経験 【歓迎】リンカースクリプトへの理解／Verilog／ITORN ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■プロジェクトマネジメント経験■Verilogを用いた論理設計及びテストベンチの経験■IPを用いた論理設計（デジタル）が3年以上■PrimeTIME 【歓迎】■FPGAのIPや論理設計■英語に対して苦手意識がない 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、もう一歩頑張れば就ける案件などを探すことができます。また、希望する受注案件にスキルが不足している場合はそのスキルが赤字で表示される仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■論理回路設計経験 【当社の魅力】1.顧客基盤の盤石性：ただ案件数が多いだけでなく、国が投資する最先端分野に注力した案件を多数保有していることから 「景気に左右されず予算が投じられる安定性」と「技術の成長性」を併せ持っている企業です。 2.製造業の激動期でも活躍可能な力が身につく：メーカーでは「製品軸」でキャリアを積むのに対し当社では「技術軸」でキャリアを積むため、所属業界の先行きが不安でも時代に合わせて活躍できる力を培えます。「どこに行っても通用する」力を身に着けることで変化の多いこの時代での安定を手に入れることができます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■C/C++、Pythonを用いた組込ソフトウェア開発経験■ハードウェアアクセラレーション（GPU/DSP）を活用した開発経験■量子化・圧縮・最適化に関する知識■Linux環境での開発経験（ドライバ開発含む） ■高速インターフェース（PCIe、DDR、Ethernet）設計経験 【歓迎】■SoC（ASIC/FPGA）へのAIアルゴリズム組込経験■RTL設計（Verilog/VHDL）および検証経験■AIモデルに関する知識■AD/ADAS関連の組込システム開発経験■TensorFlow Lite、ONNX Runtimeなどの軽量AIモデルフレームワークの知識■組込リアルタイムOS（RTOS）での開発経験■低消費電力設計に関する知識 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■RF回路の設計経験 ■スペアナ利用経験 ■Verilog使用経験 【歓迎】■アナログ回路の設計経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ・高周波回路設計の実務経験を5年以上お持ちの方 ・直近3年以内まで、設計の実務経験をお持ちの方 【尚可】 ・FPGA設計経験（VHDL/Verilog） ・信号処理アルゴリズムの設計経験 ・MATLABやPythonを用いたシミュレーション経験 ・宇宙機器や防衛関連機器の開発経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog HDLを用いた論理設計・検証経験 【歓迎】■英文のReading/Writing ■チームマネジメント経験 ＊休日面接も可能ですので、興味をお持ちの方はご応募ください 【生涯プロエンジニア】1社・1製品に縛られることなく、約1400社の取引先の中から多様な先端開発や上流工程に携わることができます。次の10年も技術者として最前線で市場価値を高め続けられる環境が整っており、技術力に応じた給与制度の為、経験を積み昇給を目指すことも可能です。役職定年はなく400名以上のエンジニアが定年到達後も活躍。 培ってきた経験を活かし、時代の変化に応える当社で新たな挑戦をしてみませんか？ 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ・高速データを取り扱う基板回路設計の実務経験 （例：メモリインターフェース、FPGA周辺回路） 【尚可】 ・FPGA設計（VHDL/Verilog） ・高速信号処理の知識 ・宇宙機器開発経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】Verilog HDLを用いた論理設計・検証経験 高速インタフェース領域の設計・検証に関心がある方 大規模SoC開発に携わりたい方 【歓迎】SystemVerilogを使用した検証経験 設計品質・プロセスを意識した開発ができる方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれも必須】 ■半導体開発におけるリーダーのご経験■デジタル回路開発経験 【上記に加え、あれば望ましい経験・スキル】 ■SoCに関する知識・開発経験（車載/民生 問わず）■画像認識に関する知識・開発経験（認識モデル学習～評価、カメラ画質調整、評価環境構築など）■AIに関する知識・開発経験■機械学習・ディープラーニングに関する知識・開発経験■HPC開発に関する知識・開発経験■半導体製品におけるビジネス戦略、仕様策定に関する知識・経験■暗号・セキュリティに関する知識・開発経験■機能安全に関する知識・開発経験 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■Verilog HDLを用いた論理設計・検証経験 【歓迎】■チームマネジメント経験(数名) ■英文のReading/Writing (TOEIC600点程度) 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を 独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、 もう一歩頑張れば就ける案件などを探すことができます。また、希望する 受注案件にスキルが不足している場合はそのスキルが赤字で表示される 仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■カルマンフィルタの理論と応用に関する知見 ■FPGA開発の実務経験（VHDL / Verilog） ■組み込みシステム開発の経験 ■数値シミュレーションの経験（MATLAB, Python等） 【歓迎】■衛星軌道力学や摂動の知識 ■衛星の姿勢制御系における知識 ■FPGAの高位合成（HLS）経験 ■衛星搭載機器の開発経験 ■プロジェクトマネジメントの経験 学歴・資格 学歴：大学院 大学 高専 語学力： 資格：

必要な経験・能力等 【必須】■C言語■verilogを用いた業務経験■組込み経験 【歓迎】■リンカースクリプトへの理解■Verilog■ITORN 【フォロー体制】多数のエンジニアが就業中のため、就業開始後の フォロー・サポート体制も万全です。エンジニア企画の研修や同好会も あり、就業中お客様内でのキャリアアップも臨めます。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【いずれか必須】 ■FPGAロジック設計経験■Verilog-HDLまたはVHDLによる開発経験■デジタル回路設計の基礎知識■FPGA検証・評価経験 【歓迎】 ■SDR（Software Defined Radio）開発経験■通信機器開発経験 ■組込みシステム開発経験■人工衛星・航空宇宙分野での開発経験 ■Pythonを用いた自動評価環境構築経験■高速シリアル通信設計経験 ■GNSS・測位システムに関する知識 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

求める人材: ▼必須資格／経験 ・LSIまたはFPGAの設計経験（3年以上） ▼歓迎資格／経験 ・デジタル回路設計のご経験をお持ちの方（LSIもしくはFPGA設計経験の方） ・Verilog-HDL、VHDLでの設計経験 ・スキルアップ意欲の高い方 免許不要

求める人材: ■必須条件 ・回路設計（デジアナ）・基板設計いずれかの実務経験1年以上 ・基本的なPC操作（Word、Excel等） ・外国籍の方につきましては、N1資格保有者をご紹介ください。 【その他】 ・日本語能力検定N1以上 ・This job requires a high level of Japanese communication skills.

必要な経験・能力等 【必須】■無線信号処理に関する知識（変調方式、フィルタリング等） ■論理回路設計および評価経験（FPGA設計経験） ■設計仕様書の作成経験■主体的にコミュニケーションを取りながら業務を推進できる方 【歓迎】■無線システム開発の実務経験■MATLAB／Simulinkの使用経験 ■System Generatorの使用経験 【使用ツール】■Verilog／VHDL（RTL設計）■MATLAB／Simulink■System Generator 【FPGA開発ツール】■Xilinx Vivado 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】 ■Verilog HDLを用いたRTL設計経験をお持ちの方 【歓迎】 ■チームで協力しながら開発を進められる方 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

必要な経験・能力等 【必須】■FPGA設計業務の経験 【メイテックには自己成長を促す仕組みがあります】 受注案件の全てがネット上で検索可能な「ベストマッチングシステム」を 独自に保有しており、ご自身のキャリアに照らし、ぴったりの案件、 もう一歩頑張れば就ける案件などを探すことができます。また、希望する 受注案件にスキルが不足している場合はそのスキルが赤字で表示される 仕組みとなっており、足りないスキルは研修で補うことが可能です。 学歴・資格 学歴：大学院 大学 高専 短大 専修学校 高校 語学力： 資格：

求める人材: 【求める経験値】 ・モデルベース開発、MathWorks製品使用経験、dSPACE製品使用経験 【歓迎する能力・経験値】 ●機電情分野いずれかの知識を有し、以下の経験をお持ちの方 ・プロジェクトマネジメント経験 ・CATIA V5使用経験 ・NX使用経験 ・樹脂部品（内装・外装）の設計経験 ・モデル・図面経験年数8年以上 ・産業用機械におけるPLC設計経験 ・産業機器・産業用ロボットの設計経験 ・設計・解析・検証用の各種ツール使用経験 ・モデルベース設計の経験、C言語の開発経験（実装レベル可） ・RTL設計経験 ・車載系の開発経験 ・ロボット開発経験 ・Windowsアプリ開発経験、Linux開発経験 ・Webアプリ系開発経験 ・ネットワーク・システム系開発経験 ・Android、iOS開発経験

求める人材: 半導体の論理回路設計の実務経験3年以上