北海道、半導体デバイス設計、車・バイク通勤OKの転職・求人情報

求めている人材 ✥─────────────────✥ ✬【応募条件・いずれか】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・MOSFET開発経験2年以上 ・パラメトリックテスター電気特性測定 ・要素信頼性または製品信頼性評価の経験 ・解析ソフトでのデータ分析、解析経験 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・CMOS技術開発経験がある方 ・測定テストプログラミングの経験 ・Python、JMP、Spotfireの使用経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子プロセスデバイス開発 またはラッチアップ対策 及びTEG測定評価 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子のデバイス開発 またはラッチアップ対策経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側の 連携業務経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 2nm世代、及びBeyond 2nmの 先端ロジック開発におけるTEG設計の 全体管理を担当し、チームを率いて TEG設計方針を決め開発を推進できる方。 部門内エキスパート及び他部門 （デバイス、TCAD、プロセスインテグレーション、 ビッグデータ解析、PDK、パッケージング、 開発企画）との密な連携を図り、開発を 確実に遂行しつつ、技術ロードマップの策定、 スケジュール管理、予算管理を行い、 プロジェクトを円滑に進行できる方。 デバイス開発、TEGレイアウト設計、 プロセスインテグレーション開発のうち 複数の経験がある方。 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 3年以上のマネジメント経験と 5年以上のデバイス開発と TEG設計実務の経験をお持ちの方 ✬【語学⼒】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ TOEIC 600点以上もしくは同等語学力 日本語 JLPT: N3取得もしくは同等語学力 ✬【求める人物像】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 既存の設計業務範囲に捕らわれることなく、 部門を超えて意欲的なコラボレーションができる方 新しい発想や新技術を自発的に取り込んで行ける方 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス・デバイスシミュレーション ・半導体デバイス物理またはプロセス工学 ・高いコミュニケーション能力 ・課題を見出し解決する能力 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TCADツールの利用経験 ・モデル開発経験 ・先端半導体デバイス物理に関する知識と経験 ・デバイス設計に関する知識と経験 ・評価解析に関する知識と経験 ・データマイニング・データ分析の経験 ・JMP/Pythonのプログラムコーディングスキル ・デバイス作製の経験 ・電子工学・物理・材料工学専攻 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ メモリーデバイス開発及びTEG測定評価 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ メモリデバイス(SRAM, eFuse) デバイス開発経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側の連携業務経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・専門性】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体素子の動作原理や評価内容 および結果について理解している方 ✬【応募条件・経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 半導体デバイスプロセスTEG開発 および作成経験 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ JLPTでN3 or 同等程度の日本語力 ✬【歓迎条件・関連キーワード】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ トランジスタ等の半導体素子の評価経験 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件1】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子プロセスデバイス開発 またはラッチアップ対策、 及びTEG測定評価 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ESD素子のデバイス開発 またはラッチアップ対策の経験者 ・プロセス開発の経験 ・TEG測定評価とその解析の経験 ・TEG作成経験 ・プロセス側、設計環境側と連携業務 ✬【応募条件2】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ 高専卒・大卒以上の 実務・研究等の経験（3年以上） または大学院（博士課程）修了以上 ✬【歓迎条件】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ TOEIC600以上もしくは同等程度 JLPT・N3取得済みもしくは同等程度 ✥─────────────────✥

求めている人材 ✥─────────────────✥ ✬【応募条件・下記のいずれかの経験】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・半導体TEG設計・レイアウト経験 ・デバイス開発経験 ・プロセスインテグレーション開発経験 ✬【レイアウト範囲】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ディジタル回路論理設計、レイアウト、 設計フロー構築、自動配置配線ツール、 PCell (Parameterized Cell) 設計 ✬【歓迎・語学スキル】 ￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣ ・TOEIC600点以上or同等程度の英語力 ・JLPTでN3or同等程度の日本語力 ✥─────────────────✥