デジタル回路設計エンジニア・組込みエンジニア

仕事内容 主に【国内大手半導体・電機メーカーと直取引】電子回路設計やファームウェア設計の各工程全般をお任せします。 Verilog HDLやVHDL、Cなどの言語を用いたLSI設計(FPGA、ASIC)やファームウェア設計を手がけます。 ■デジタル回路設計 (マイコン・CPU DSP・FPGA など) ■半導体・IC (アナログ・デジタルメモリ など) ■ファームウェア設計 (システム設計、 組み込みソフト、 評価)

求めている人材 20代・30代・40代・50代と幅広い年齢層のエンジニアがいます！ 【学歴不問】 なんらかの電子回路設計等の経験をお持ちの方 (ファームウェア設計の経験も歓迎) ◎ジャンルや分野問わず回路設計の経験がある方歓迎 ◎経験が浅い方もご応募いただけます! (習熟度に応じた研修あり) 【歓迎条件】 ・回路設計エンジニアとして誇りを持った仕事に携わりたい ・専門性の高い仕事を通して技術力を向上したい ・働きやすい環境でキャリアアップを目指したい ・その他にも、 以下の経験がある方であれば活躍できる環境があります。 ■マイコン CPU 通信などの回路設計経験のある方※デジタル・アナログ問わず ■半導体・ICの回路設計経験のある方※デジタル・アナログ問わず ※第二新卒歓迎 ※社会人経験10年以上歓迎 【特に優遇する条件】 ■Verilog HDL, VHDLでの電子回路設計経験 ■ファームウェア設計経験 ■アナログ回路設計経験 ■C、Python等のプログラミング経験があり、 電子回路に興味がある方

職場環境 喫煙所：喫煙所あり（屋内）

神奈川県横浜市港北区新横浜３丁目１８番地１４ 株式会社エッチ・ディー・ラボ 【交通手段】 交通・アクセス 新横浜駅北口より徒歩7分

月給30万円～50万円 給与詳細 基本給：月給 30万円 〜 50万円 固定残業代：なし 【一律手当】 全員に一律で支払われる通勤・皆勤・家族手当金額：なし 全員に一律で支払われるその他手当金額：なし

変形労働時間制 勤務時間詳細 実働時間：1日あたり8時間 平均勤務日数：1ヶ月あたり20日 〜 22日 9:00~18:00 (所定労働時間8時間 休憩60分) 【フレックスタイム制の場合】 フレキシブルタイム/なし コアタイム/10:30~15:00 標準的な勤務例/9:30~18:30 ★「子育て社員」 も応援します! 子どもの送り迎えや行事への参加など、 柔軟に対応することが可能です。 ★自由度の高い環境! 勤務時間の調整ができます。 有給休暇も好きな時に取得できるため、プライベートに合わせて予定を組むことも可能です

休日休暇 ■完全週休2日制(土・日・祝日) ■年間休日124日、年末年始休暇 ■慶弔休暇 ■有給休暇：年14日~20日在付与 ■産前産後休暇 ■育児休暇

【保険制度】 ・雇用保険 ・労災保険 ・健康保険 ・厚生年金 待遇・福利厚生 【福利厚生】 ■社会保険完備(雇用・労災・健康 厚生年金) ■交通費全額支給 ■退職金制度 ■住宅斡旋制度 ■引越し代補助 ■私服勤務可 ■研修制度 ■企業型DC（企業型確定拠出年金） ■福利厚生（横浜市勤労者福祉共済（愛称:ハマふれんど））

試用期間あり 試用・研修期間：3ヶ月 試用・研修期間の条件：本採用と同じ

• 年間休日120日以上
• 中途入社50％以上
• 学歴不問
• 月平均残業時間20時間以内
• 住宅手当あり
• 研修あり
• 退職金あり
• 賞与あり
• 育休あり
• 完全週休2日制
• 女性が活躍中
• 交通費支給
• 土日祝休み
• 服装自由
• 第二新卒歓迎