IP設計/ASIC設計/FPGA設計などの、デジタル回路設計を担当。自社IP開発、大手有名メーカーとの共同開発、大手メーカーからの受託開発をお任せします。
■IPライセンスについて:Soc/ASIC開発で培った画像処理・高速インターフェース等の技術をベースに、静止画CODEC、MIPI規格準拠のIPを自社IPとしてプロセッサベンダなどにライセンスしています。
■設計実績：静止画像 圧縮/伸長 (JPEG)・画像センシング (動体検知、色検知)・映像信号処理 (LCD、TV)・T-CON・各種スケーラー・画像輪郭強調・球面補正・画像フィルタ、ノイズリダクション・歪み補正
［配属先情報］
計12名(50代2名、40代4名、30代4名、20代2名)

【必須】●画像処理領域でのデジタルLSI回路設計の経験をお持ちの方
【求める人物像】設計エンジニアであることにこだわりたい方／仕様設計から携わる仕事がしたい方／幅広く技術を磨いていきたい方／
2〜4名のプロジェクトを組むことが多いため、チームプレーを重んじる方
■各種インターフェース他：MIPI(CSI2, DSI)・eDP・V-by-One
・PCI/PCI Express・LVDS・I2C、SPI・AMBA (AHB、AXI)
・イーサ、ギガビットイーサ I/F・SDホストコントローラ
・モーションコントローラ・メモリコントローラ
・誤り訂正・PCカードコントローラ
［学歴］高校　専修　短大　高専　大学　大学院

東京デザインセンター（東京都港区）
［転勤］当面無
［勤務地備考］※将来的には転勤の可能性あり

［想定年収］450万円〜650万円
［賃金形態］月給制
［月給］275000円〜420000円

［所定労働時間］8時間0分　［休憩］45分
［フレックスタイム制］有
［コアタイム］無

完全週休2日制
［年間休日］122日　内訳：土日祝　夏期4日　年末年始5日
その他（基本土曜・祝日休み ※フリコメ欄参照）
［有給休暇］入社半年経過後10日〜最高20日

［退職金］有
［社会保険］健保　厚生年金　雇用　労災
［寮社宅］有　※借り上げ社宅制度(規定による)
［その他制度］退職金(3年以上),確定拠出年金,企業年金,財形貯蓄,社員持株会,国内保養施設(契約リゾート),クラブ活動等

《標準労働時間》9:00〜18:00《当社について》■エレクトロニクス分野で活用される多種多様な製品の設計及び開発事業を展開。富山、大阪、東京、福岡に拠点を構え、事業基盤であるアナログ・デジタル領域におけるLSI設計・開発を行っており、多くの開発実績があります。特に、JPEG IPコアは国内トップクラスのシェアを誇り、高速・高精細のニーズに対応しています。■半導体検査関連製品は、開発から製造まで一貫体制で総合的に対応することで、高い信頼性が評価され、数多くの受注を獲得。これらの設計・開発とモノづくりの経験を活かし、産業機器分野のDMS事業を展開しています。《借り上げ社宅制度について》転勤に伴う転居が発生する場合には借り上げ社宅制度が適用されます。地域・家賃上限等により異なりますが自己負担につきましては数千円程度となります。《休日について》会社カレンダーによる週休2日制。平日に祝日がある週は、土曜または祝日が出勤日になる場合があります。