応募資格 ◆20代、30代、40代、50代、60代の男女活躍中！ ◆仕事内容欄の必須スキル・知識を満たしている方！ ◆年齢・性別不問！人柄・スキル重視です◎ ◆ミドル～中高年・60歳以上のシニア世代活躍中！

半導体生産技術エンジニア

＼限定2名募集！／生産プロセスの「妥当性」を証明するスペシャリスト！✨ 多彩な後工程の知見を活かし、次世代の製造ラインを構築するエンジニア急募！

求めている人材 ■ 必須スキル（求める経験） 即戦力として、以下のツール操作や知識をお持ちの方を求めています。 ・設計ツール  CADENCE Virtuoso Schematic Editor  の実務操作経験 ・検証ツール  CADENCE Spectre / ADE を用いた  シミュレーション実務経験 ・操作スキル  Unix/Linux環境での基本コマンド操作 （ディレクトリ操作やファイル編集等） ・事務・報告  Microsoft Office（Excel, Word,  PowerPoint, Outlook）を使用した  ドキュメント作成・メール対応  ■ 歓迎スキル ・LSIのレイアウト設計、  または試作チップの評価・実測経験 ・ISO 26262等の機能安全に  基づいた設計・評価経験 ・Microsoft Visio を用いた  構成図・フロー図の作成経験

半導体アナログ回路設計・検証エンジニア

次世代チップの“基準”を作るPDK開発のコアメンバー募集！

求めている人材 ■ 必須スキル（求める経験） 即戦力として、以下のツール操作や知識を お持ちの方を求めています。 ・設計ツール  CADENCE Virtuoso Layout Editor XL  を使いこなせる方 ・検証ツール  Calibre (DRC/LVS/ERC) および  CADENCE RVE での検証プロセスが  わかる方 ・OS/操作環境  Unix/Linux上でのコマンド操作 （ファイル管理等）ができる方 ・PCスキル  Officeソフト（Excelでの集計、  PowerPoint・Wordでの資料作成、  Outlookでの調整） ・専門知識  半導体デバイスが「どう動き、  どんな機能を持つか」という基本原理  を理解している方  ■ 歓迎スキル ・LSIの全体的なレイアウト設計、  または製品の評価・実測経験 ・車載向けなどの「機能安全設計・評価」  に関する知見 ・Microsoft Visio を用いた構成図の  作成スキル

半導体アナログレイアウト設計エンジニア

PDK開発の核心に挑む！アナログレイアウトのスペシャリスト

求めている人材 ■ 必須スキル（求める経験） 即戦力として、以下のツール操作や知識を お持ちの方を求めています。 ・FPGA開発経験  FPGAの論理合成やインプリメンテーショ  ンの実務経験（1年以上） ・使用ツール  Xilinx（AMD）の開発環境「Vivado」 ・設計スキル  Verilog-HDLやVHDLを用いたRTL設計・  検証の実務経験（1年以上）  ■ 歓迎スキル ・SoC開発  Zynq UltraScale+等のMPSoCを搭載した  ファームウェアの開発経験 ・高速通信  100GbpsイーサネットやUDP-IPの実装、  IBERTを使った高速信号評価経験 ・評価環境  ZCUシリーズやVersalシリーズなどの  評価ボードを使用した実機検証経験 ・ドキュメント  各種仕様書（設計・実装・検証）や  項目書の作成スキル

機械/電気/電子製品専門職、60代も応募可、700万円以上の転職・求人情報

半導体生産技術エンジニア

半導体アナログ回路設計・検証エンジニア

半導体アナログレイアウト設計エンジニア

FPGA設計検証エンジニア

アプリなら
求人探しがもっと快適に！

機械/電気/電子製品専門職、60代も応募可、700万円以上の転職・求人情報

半導体生産技術エンジニア

半導体アナログ回路設計・検証エンジニア

半導体アナログレイアウト設計エンジニア

FPGA設計検証エンジニア

アプリなら求人探しがもっと快適に！

アプリなら
求人探しがもっと快適に！